数字逻辑实验2016年秋.doc

数字电路实验 （实验课） 信 息 工 程 学 院 2016年2月实验一 TTL门电路的逻辑功能和参数测试 一、实验目的 掌握TTL器件的使用规则。 掌握TTL集成与非门的逻辑功能。 掌握TTL集成与非门的主要性能参数及测试方法。 二、实验设备与器件 仪器 数字万用表，双踪示波器。 器件 74LS00 二输入端四与非门 1片。 74LS04 六反相器 1片。 100Ω 电阻 1只。 三、实验原理 本实验采用二输入端四与非门74LS00（它的顶视图见附录三），即一块集成块内含有四个相互独立的与非门，每个与非门有两个输入端。 TTL集成与非门的逻辑功能 与非门的逻辑功能框图如图1-1所示，当输入端中有一个或一个以上是低电平时，输出为高电平；只有输入端输入全都为高电平时，输出端才是低电平。 图1-1 74LS00的逻辑图 图1-2 Iis的测试电路图 TTL集成与非门的主要参数有输出高电平VOH、输出低电平VOL、输入短路电流Iis、扇出系数N0、电压传输特性和平均传输延迟时间tpd等。 TTL门电路的输出高电平VOH VOH是与非门有一个或多个输入端接地或接低电平时的输出电压值，此时与非门工作管处于截止状态。空载时，VOH的典型值为3.4～3.6V，接有拉电流负载时，VOH下降。 TTL门电路的输出低电平VOL VOL是与非门所有输入端都接高电平时的输出电压值，此时与非工作管处于饱和导通状态。空载时，它的典型值约为0.2V，接有灌电流负载时，VOL将上升。 TTL门电路的输入短路电流Iis 它是指当被测输入端接地，其余端悬空，输出端空载时，由被测输入端输出的电流值，测试电路图如图1-2。 TTL门电路的扇出系数N0 扇出系数N0是指输出端最多能带同类门的个数，它是衡量门电路负载能力的一个参数，TTL集成与非门有两种不同性质的负载，即灌电流负载和拉电流负载。因此，它有两种扇出系数，即低电平扇出系数N0L和高电平扇出系数N0H。通常有IiHIiL，则N0HN0L，故常以N0L作为门的扇出系数。 N0L的测试电路如图1-3所示，芯片输入端全部悬空，输出端接灌电流负载RW，调节RW使IOL增大，VOL随之增高，当VOL达到VOLm（手册中规定低电平规范值为0.4V）时的IOL就是允许灌入的最大负载电流，则 N0L＝IOL÷Iis，通常N0L8 TTL门电路的电压传输特性 门的输出电压Vo随输入电压Vi而变化的曲线Vo=f（Vi）称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平VOH、输出低电平VOL、关门电平Voff、开门电平VON等值。测试电路如图1-4所示，采用逐点测试法，即调节Rw，逐点测得Vi及Vo，然后绘成曲线。 图1-3 扇出系数测试电路 图1-4 电压传输特性测试电路 TTL门电路的平均传输延迟时间tpd tpd是衡量门电路开关速度的参数，它意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多少时间。具体说，是指输出波形边沿的0.5Um至输入波形对应边沿0.5Um点的时间间隔，如图1-5所示。由于传输延迟时间很短，一般为ns数量级。 图1-5（a）传输延迟特性 图1-5（b）tpd的测试电路 图1-5（a）中的为导通延迟时间，为截止延迟时间，平均传输时间为： tpd的测试电路如图1-5（b）所示，由于门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延时后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延时后，A点重新回到逻辑“1”。电路的其它各点电平也随着变化。说明使A点发生一个周期的振荡，必须经过6级门（两次循环）的延迟时间。因此平均传输延迟时间为：tpd=T/6。TTL电路的tpd一般在10ns~40ns之间。 四、实验预习要求 复习TTL门电路的工作原理。 熟悉实验所用集成门电路引脚功能。 画出实验内容中的测试电路与数据记录表格。 五、实验内容及实验步骤 在主实验箱上正确插好DIP扩展板和辅助扩展板，在DIP扩展板上找一个14PIN的插座插好芯片74LS00。芯片第7脚接地（GND），第14脚接+5V电源。其它脚的连线参考具体的线路图，测试与非门（74LS00）的逻辑功能。 按照实验原理用万用表测出TTL门电路