(实验一12.docVIP

实验一：DDS正弦信号发生器设计 实验一 DDS正弦信号发生器设计实验（4学时） 实验目的 1．掌握利用MATLAB/DSP Builder软件的DDS设计流程。 2．学习DDS信号发生器设计原理 3．掌握FPGA下载和验证方法 实验要求 按实验教材要求，设计并在DE2开发板上完成一个频率可设置的DDS正弦信号发生器。 实验内容 1．熟悉MATLAB/DSP Builder的界面、功能和操作方法。 2．按要求设计一个频率和幅度可控的DDS正弦信号发生器算法模型，并通过MATLAB算法仿真。 3．利用Signal Compiler生成VHDL硬件描述语言文件。 4．在Quartus II下完成RTL级综合、适配和时序仿真。 5．在DE2板上完成硬件下载，并利用SingalTab II嵌入式逻辑分析仪验证。 实验一（1）：DDS正弦信号发生器设计 一、打开MATLAB，双击Simulink图标 二、打开Simulink Library Browser界面，新建项目文件夹和.mdl文件 牢记“文件命名三不原则”： 1、不能用中文 2、不能留空格 3、不能用数字打头 （注意：该原则应贯穿到根目录的所有路径及文件名称） 三、从Simulink Library Browser的Altera DSP Builder Blockset中选取适当的模块，编辑.mdl文件。 四、DDS正弦信号发生器的mdl文件 五、mdl文件中各模块的属性设置 1、SinLUT模块（Storage中的LUT模块） 2、Parallel Adder Subtractor模块（Arithmetic库中的同名模块） 3、Bus Concatenation模块（IOBus库中的同名模块，另一个Bus Concatenation1模块设置原理相同） 4、Bus Conversion模块（IOBus库中的同名模块） 5、Constant模块（IOBus库中的同名模块，另一个Constant1模块的设置原理与此相同，请自行考虑） 6、FWORD模块（IOBus库中的Input模块，将其更名为FWORD） 7、DAC模块（IOBus库中的Output port模块，将其更名为DAC） 8、AltBus模块（IOBus库中的同名模块） 六、从Simulink库的Sinks和Sources工具栏中选取测试仪器scope（设为双踪）和信号源constant（可设为0~255），加入.mdl文件中并与端口连接 七、设置仿真时间为1000左右，并启动仿真 八、打开scope窗口，观察仿真波形 九、完成以上任务的同学，如果还有时间，可增加以下实验内容，加强学习效果： 1、FSK信号发生器的mdl文件： 2、FSK信号的仿真波形： 3、Pulse Generator的设置（Simulink工具栏中的Sources中选取） 实验一（2）：DDS正弦信号发生器设计 一、双击.mdl文件中的 图标，打开Signal Compiler窗口： 所生成的.vhd代码文件均在当前工程文件夹（图中为sin_dds1）之下的“.\xx_dspbuilder\db”文件夹中（xx为.mdl文件名），其中“xx_大写字符串.vhd”为顶层文件。 在当前工程文件夹中新建文件夹TOP，复制粘贴所有的.vhd代码文件（因为系统含有ROM，别忘了把相应的.hex初始化文件也复制进来）。本例中，Matlab Model文件的文件名为sin_dds1.mdl，保存在sin_dds1文件夹中。因此在sin_dds1文件夹中新建TOP文件夹，并把在.\sin_dds1\sin_dds1_dspbuilder\db文件夹中自动生成的.vhd和.hex文件复制、粘贴到.\sin_dds1\TOP文件夹中。 四、打开Quartus II，新建“Block Diagram/Schematic”文件： 点击file?save as…将该文件命名为top并保存到新建的TOP文件夹中。 当弹出菜单时，点击“是”，设定该文件为工程新的顶层文件。 六、设定新建工程的各属性设置 七、打开粘贴到TOP文件夹的.vhd文件中的顶层文件“xx_大写字符串.vhd”（此例中为sin_dds1_GNP6LMHJQF.vhd） 八、将该文件转换成.bsf图形文件（此例中该文件名为sin_dds1_GNP6LMHJQF.bsf） 九、回到top.bdf文件界面，右键单击调出编辑菜单，点选Insert