第四章 VHDL语言与FPGA设计.pptx

电子系统EDA技术 第 四 章 FPGA设计4.14.24.44.3对VHDL和原理图的混合设计与仿真 FPGA设计初步Protel DXP和Altera FPGA接口实例讲解本章小结4.5第四章 DXP环境下的FPGA设计Page 4.14.24.44.3对VHDL和原理图的混合设计与仿真 FPGA设计初步Protel DXP和Altera FPGA接口实例讲解本章小结4.5第四章 DXP环境下的FPGA设计Page FPGA是现场可编程门阵列(Field Programmable Gate Array)的简称，它具有体系结构和逻辑单元灵活、集成度高及适用范围宽的特点，兼容了PLD和通用门阵列的特点，同一片FPGA通过不同的编程数据可以产生不同的电路功能，因此可以实现大规模的集成电路设计。在进行FPGA项目设计之前，首先要了解FPGA设计的相关基础知识，包括基本概念、设计流程等。4.1.1 FPGA的基本概念4.1.2 FPGA设计流程4.1.3 VHDL语言简介Page 4.1 FPGA设计初步FPGA是现场可编程门阵列(Field Programmable Gate Array)的简称，通常包含三类可编程资源：可编程逻辑功能块、可编程I/O块和可编程内部互连。可编程逻辑功能块：它是实现用户功能的基本单元，它们通常排列成一个阵列，散布于整个芯片；可编程I/O块：用于完成芯片上逻辑与外部封装脚的接口，常围绕着阵列排列于芯片四周；可编程内部互连：它包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或I/O块连接起来，构成特定功能的电路。Page 4.1.1 FPGA的基本概念FPGA内部多采用查找表的结构。查找表简称为LUT (Look-Up-Table)，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT都可以看成一个具有4位地址线的16×1的RAM。基于查找表（LUT）的FPGA的结构采用这种查找表结构的FPGA有Altera的ACEX和APEX系列及Xilinx的Spartan和Virtex系列等。查找表结构的FPGA逻辑实现原理Page 4.1.2 FPGA设计流程1．创建FPGA项目2．设置FPGA项目的属性创建好FPGA项目之后，还需要对相关属性，如错误报告、比较器、综合和仿真等进行设置，以帮助项目的设计和优化。3．VHDL编译环境在已创建的FPGA项目中，执行菜单命令【文件】／【创建】／【VHDL文件】，在项目文件夹中将自动生成一个VHDLl.Vhd文件VHDLl.Vhd文件。同时，此文件在主窗口中被打开，处于文本编辑器状态。Page 4.1.3 VHDL语言简介Page 目前最主要的硬件描述语言是VHDL和Verilog HDL。VHDL是超高速集成电路硬件描述语言（Very High Speed Integrated Circuit Hardware Description Language）的简称，它发展得较早，语法严格；Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言，语法较自由。一个完整的VHDL程序包括实体(entity)、结构体(architecture)、配置(configuration)、包 ( package)、库(library)5个部分。其中，前4个部分是可分别编译的源设计单元。VHDL程序结构可以用图11-10表示。图4-1 VHDL程序结构Page 1.实体说明实体说明是一个器件的外观视图，即从外部看到的器件外貌，包括端口等。实体说明也可以定义参数，并把参数从外部传入模块内部。任何一个基本设计单元的实体说明都具有如下结构： ENTITY实体名IS [GENERIC(类属表)；] [PORT(端口表)；] 实体说明部分； [BEGIN 实体语句部分；] END [ENTITY][实体名]；[ ]中的内容是可选的，即可以没有这部分内容。Page 一个模块中仅有一个设计实体——提供设计模块的公共信息，是VHDL设计电 路的最基本部分。设计实体实体名ENTITY mux21a IS PORT( a, b : IN BIT; s : IN BIT; y : OUT BIT ) ;END ENTITY mux21a ;…端口模式端口数据类型端口名实体名:不应用数字或中文定义实体名,也不能用元件 名命名,且不能用数字起头.2．端口说明端口说明是对设计实体与外部接口的描述，也可以说是对外部引脚信号的名称、数据类型和输入输出方向的描述。端口为设计实体和其外部环境通信的动态信息提供通道，其功能对应于电路图符号的一个引脚。实体说明中的每一个I/O信号被称为一个端口，一个端口就是一个数据对象。每个端口必须有一个名字、一