组成原理课程ppt5.ppt

* MC88110的指令流水线 超标量流水线CPU FD：取指和译码段需要一个时钟周期， EX：执行段，大都只需要一个时钟周期， WB：写回段，只需要时钟周期的一半 采用了直接通路（Forwarding）技术 FD EX WB * 指令动态调度策略 按序发射 取两条指令，配对发送，一个周期可以有两条指令执行完毕 如下图： CAI * 第一条指令由于资源相关或数据相关,则这两条指令都不发射 若第一条指令能发射,第二条不能发射,只发射第1条指令到EX段,第二条指令等待并新取一条指令与之配对等待发射 CAI 指令动态调度策略 * 5.7.2 RISC CPU实例 几个问题： 怎样判断能否发射呢? 可以采用计分牌的方法 如何保证按序完成？ FIFO指令队列 如何对待控制相关（转移指令）？ 采用延迟转移法和目标指令cache法 * 5.7.2 RISC CPU实例 例5 超标量流水线结构如下 CAI * 5.7.2 RISC CPU实例 I1 LDA R1, A I2 ADD R2, R1 I3 ADD R3, R4 I4 MUL R4, R5 I5 LDA R6, B I6 MUL R6, R7 画出按序完成各段推进情况图 画出按序完成流水线时空图 RAW WAR WAW * 5.7.2 RISC CPU实例 I6 CAI * 5.7.2 RISC CPU实例 CAI * 5.7.3 动态流水线调度 CAI 动态流水线调度是指对指令重新排序以避免处理器阻塞的硬件支持。流水线3个主要单元：1. 指令发射单元（一个）2. 功能单元（多个）3. 指令完成单元（一个） 图5.38 动态流水线调度模型 * 第五章小结 CPU是计算机的中央处理部件，具有指令控制、操作控制、时间控制、数据加工等基本功能。早期的CPU由运算器和控制器两大部分组成。随着高密度集成电路技术的发展，当今的CPU芯片变成运算器、cache和控制器三大部分，其中还包括浮点运算器、存储管理部件等。 CPU中至少要有如下六类寄存器：指令寄存器、程序计数器、地址寄存器、数据缓冲寄存器、通用寄存器、状态条件寄存器。CPU从存储器取出一条指令并执行这条指令的时间和称为指令周期。CISC中，由于各种指令的操作功能不同，各种指令的指令周期是不尽相同的。划分指令周期，是设计操作控制器的重要依据。 返回 * 第五章小结 RISC中，由于流水执行，大部分指令在一个机器周期完成。时序信号产生器提供CPU周期（也称机器周期）所需的时序信号。操作控制器利用这些时序信号进行定时，有条不紊地取出一条指令并执行这条指令。 微程序设计技术是利用软件方法设计操作控制器的一门技术，具有规整性、灵活性、可维护性等一系列优点，因而在计算机设计中得到了广泛应用。但是随着ULSI技术的发展和对机器速度的要求，硬连线逻辑设计思想又得到了重视。 硬连线控制器的基本思想是：某一微操作控制信号是指令操作码译码输出、时序信号和状态条件信号的逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路、触发器等器件实现。 返回 * 第五章小结 从简单到复杂，举出一个CPU模型以及Intel8088、IBM370CPU等传统CPU的结构，目的在于使读者由浅入深地理解教学内容，也使读者了解了计算机技术的发展历程。这对于建立整机概念是十分重要的。不论微型机还是超级计算机，并行处理技术已成为计算机技术发展的主流。 并行处理技术可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：①时间并行；②空间并行；③时间并行+空间并行。 流水CPU是以时间并行性为原理构造的处理机，是一种非常经济而实用的并行技术。目前的高性能微处理机几乎无一例外地使用了流水技术。流水技术中的主要问题是资源相关、数据相关和控制相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。 返回 * 第五章小结 RISC CPU是继承CISC的成功技术，并在克服CISC机器缺点的基础上发展起来的。RISC机器的三个基本要素是：①一个有限的简单指令集，②CPU配备大量的通用寄存器，③强调指令流水线的优化。RISC机器一定是流水CPU，但流水CPU不一定是RISC机器。如奔腾CPU是流水CPU，但奔腾机是CISC机器。 多媒体CPU是带有MMX技术的处理器。MMX是一种多媒体扩展结构技术，特别适合于图像数据处理，极大地提高了计算机在多媒体和通信应用方面的功能。多媒体CPU以新一代奔腾CPU为代表，开始采用单指令流多数据流的新型结构。 返回 * ① 程序计数器PC中装入第一条指令地址101（八进制）； ② PC的内容被放到指令地址总线ABUS（I）上，对指存进行译码，并启动读命令； ③ 从101号地址读出的MOV指令通过指令总线