第十一讲算术运算电路和竞争冒险中.ppt

第 11 讲 课时授课计划 课 程 内 容 Digital Logic Circuit 第11讲 算术运算电路和竞争冒险 Anhui University of Technology 安徽工业大学计算机学院 内容： 加法器和数值比较器 组合逻辑电路中的竞争冒险 目的与要求： 1. 掌握半加器，全加器的逻辑功能、逻辑符号。 2. 了解多位加法器实现进位的方法。 3. 掌握数值比较器的逻辑功能。 4. 了解MSI加法器74LS283。 5. 竞争冒险的概念、产生的原因。 6. 竞争冒险的判断。 7. 竞争冒险现象的消除方法。 重点与难点： 半加器、全加器、数值比较器的基本概念。 竞争冒险现象的消除方法。 竞争冒险的判断。 课堂讨论：多位二进制数如何比较大小？ 1 ．什么情况时要考虑竞争冒险问题？ 2 ．译码显示时是否要考虑竞争冒险问题？ 现代教学方法与手段： 大屏幕投影 复习（提问）： 常用MSI组合逻辑电路及其实现组合逻辑函数的方法？ 加数 本位的和 向高位的进位 加法器 半加器： 只考虑两个一位二进制相加，不考虑来自低位进位的运算电路。因此输入输出信号有： 输入信号：加数Ai，被加数Bi； 输出信号：本位和Si，向高位的进位Ci。 2. 全加器： 不仅考虑两个一位二进制相加，还考虑来自低位进位的运算电路。 输入信号：加数A，被加数B，来自低位的进位Ci。 输出信号：本位和S，向高位的进位Co。 真值表如下： 多位加法器 串行进位：低位全加器的进位输出依次加到相邻高位全加器的进位输入端。最低位的进位输入端接地。 运算速度慢；但电路简单。 并行进位：运算速度快；但电路较复杂。 4位串行加法器 并行进位加法器（超前进位加法器） 进位生成项 进位传递条件 进位表达式 和表达式 4位超前进位加法器递推公式 ? í ì + + + + = + = ? = ? í ì + + + = + = ? = ? í ì + + = + = ? = ? í ì + = ? = - - - - - 1 0 0 1 2 3 0 1 2 3 1 2 3 2 3 3 2 3 3 3 2 3 3 1 0 0 1 2 0 1 2 1 2 2 1 2 2 2 1 2 2 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 1 0 0 0 C P P P P G P P P G P P G P G C P G C C P S C P P P G P P G P G C P G C C P S C P P G P G C P G C C P S C P G C C P S 超前进位发生器 加法器的级连 集成二进制4位超前进位加法器 加法器的应用 1、8421 BCD码转换为余3码 BCD码+0011=余3码 2、二进制并行加法/减法器 C0-1＝0时，B?0=B，电路执行A+B运算；当C0-1＝1时，B?1=B，电路执行A－B=A+B运算。 例1 用全加器实现余三码转换成8421BCD码的数码转换电路。 解：余三码与8421BCD码相差3，只要将余三码减去3即可得到8421BCD码。因此可以采用四位全加器来完成这一转换功能。因全加器是加法运算器，本题要完成的功能是减法，首先对-3（-0011）取补，变成补码（1101），再与余三码相加。根据该原理直接画出用全加器实现余三码转换8421BCD码电路如右图所示。图中Bi为余三码，Fi为8421BCD码，Ai为1101（0011的补码），CI不用，接地。 二-十进制加法器 修正条件 数值比较器 用于比较两个数大小关系的电路。 1. 1位数值比较器 一位数码比较的结果有相等、大于和小于三种情况，因而假定要比较的两个数字为A、B，输出比较结果为L1、L2、L3。其中L1代表“AB”，L2代表“AB”，L3代表“A=B”，则真值表为 2. 两位数字比较器 两个多位数字进行比较，若高位数字大，则这个数大。高位数字小，则这个数小。高位数字相等，才需比较低位数字。所有位数字全部相等，则这两个数才相等。根据这一原理，可以用两个一位比较器和部分门电路，构成一个两位比较器如下图所示。 4位数值比较器 真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A＇