EDA 大作业一终结报告_2014011541_林子坤.docx

EDA 大作业一二进制运算器及其数码管扫描显示电路林子坤（自45班 2014011541）预习报告根据实验任务中的步骤提示,写出要用到的电路模块及其功能。（1）四选一数据选择器功能：根据两位地址位的输入，从四个数据位的输入中选取一个作为输出。（2）1位二进制加法器功能：根据两个1位二进制数和进位的输入进行加法运算，输出1位二进制数运算结果以及向上级的进位。（3）4位二进制加法器（由1位二进制加法器级联而成）功能：根据两个4位二进制数的输入进行加法运算，输出4位二进制数运算结果以及向上级的进位。（4）补码运算器（由门电路和4位2进制加法器组合而成）功能：根据4位二进制数的输入，输出其补码。（5）二进制运算器（由4位二进制加法器和补码运算器组合而成）功能：实现S=M+N。M和N为3位二进制数，其中1位是符号位，2位是有效数字。输出计算结果与正负数标志。（6）扫描显示电路（由四选一数据选择器、二进制运算器和7448芯片组合而成）功能：根据两个三位二进制数的输入，输出数码管和二极管的显示情况。（7）分频器功能：输入端接收CLK时钟信号，时钟信号经过262144周期后对输出进行改变。（8）两输出分频器（由分频器和74161芯片组合而成）功能：输入端接收CLK时钟信号，输出端每间隔262144时钟周期进行00、01、10、11之间的跳变。阅读附录了解 FPGA 实验板提供的外设资源,并掌握其工作原理。阐述设计思路1、搭建一位全加器：与电子技术实验3思路相同。2、搭建四位全加器：使用四个一位全加器级联而得。3、搭建二进制运算器：为了实现实现运算功能，根据二进制运算规律，我们需要进行（（M的补码+N的补码）的补码）的运算，因此在此之前我们需要搭建一个补码运算器，记为第2.5步。2.5、搭建补码运算器：补码运算，所有位与最高位取异或，实现“负数取反，正数不变”，之后再接入四位全加器进行“负数加1，正数不变”，那么就实现了补码运算——“负数取反加1，正数不变”。4、搭建四位数码管扫描显示电路：输入M、N与两个拨码开关的状态。如果拨码开关状态为00，则将M接入7448芯片；如果拨码开关状态为01，则将N接入7448芯片；如果拨码开关状态为11，则将M+N接入7448芯片；如果拨码开关状态为10，则将M+N的符号位直接接入数码管G端进行显示，并阻断7448芯片的输出。为了实现M+N，我们需要在电路中放入之前制作好的二进制运算器。而为了根据不同的拨码开关状态实现不同的功能，我们需要一个四选一数据选择器，记为第3.5步。M与N可以直接接入之前制作的二进制运算器，将M、N的两个数据位分别接入两个数据选择器的D0、D1端，将M+N的三个数据位分别接入三个数据选择器的D3端。数据选择器其它未接的端口均接地。将三个数据选择器的输出端分别接入7448芯片的A、B、C端口，D端接地。至此我们实现了M、N、M+N选择性进入7448芯片的功能。对于M、N的符号位，我们直接将其引出接上二极管。对于M+N的符号位，只有当拨码开关状态为10且符号位输出为1时才会在DIG1数码管上显示。因此我们采用三输入与门实现这一功能。但是，拨码开关状态为10时，无论正负，7448芯片输入均为0000，那么它的输出应该是除了G以外的灯全亮。因此我们还应该要在拨码开关状态为10时使7448的输出全部不体现在数码管上。因此当拨码开关状态为10，M+N为负使得DIG1工作时，A至F的输出通过非门和与门的限制而无法显示。而DIG1工作时，通过或门将1信号直接接入DIG1的G管使之工作。3.5、搭建四选一数据选择器：将Add1Add0=00信号和D0连接，将Add1Add0=01信号和D1连接，将Add1Add0=10信号和D2连接，将Add1Add0=11信号和D3连接，分别接入三输入与门，最终连入或门，输出的即为所需要的数据位。5、搭建动态扫描显示电路将拨码开关状态与分频器连接，其它接法与步骤4相同。分频器的基本电路由5个74161芯片级联而成。最后一级的QB接入输出。对于一个分频器而言，QB每4个CLK周期翻转一次。因此，在此电路中，每次QB发生翻转时，需要CLK翻转16*16*16*16*4=262144次。将分频器再接入一个74161芯片，将QB与QA接出作为动态扫描显示电路的输入，使得经过262144次CLK周期，输入实现00、01、10、11的跳变。三、顶层电路图,并说明其中各模块电路的功能全加器：其中，BinaryCalculator实现一位二进制全加器的功能。运算器：其中，ComplementCalculator实现补码运算的功能，BinaryCalculator_4实现全加器功能。四位数码管扫描显示电路：其中，FunctionalCAL模块实现二进制运算器的功能；三个Selecto