eda课程设计8×9先进先出(FIFO)缓冲器.docx

课程设计任务书学生姓名： 专业班级：指导教师： 工作单位： 信息工程学院 题 目: 8×9先进先出（FIFO）缓冲器 设计目的①根据设计要求，完成对8×9先进先出（FIFO）缓冲器的设计。②进一步加强对QuartusⅡ的应用和对VHDL语言的使用。二、设计内容和要求①设计一个8×9先进先出（FIFO）缓冲器，9位字深，8位字宽；当读信号ready有效时，FIFO的输出data_out使能；当ready无效时，FIFO的输出处于高阻态；当写信号write有效时，8位宽的寄存器进行写操作，信号rdinc和wrinc被用来作为寄存器读和写指针递增，以指示该位寄存器的读和写。信号rdptclr和wrptclr复位读写指针指向FIFO的第一个寄存器。data_in是将被载入到一个寄存器的数据。②掌握QuartusⅡ的操作和使用方法。③利用QuartusⅡ软件对所设计的电路进行仿真分析。 三、初始条件CPLD，按键，时钟信号，拨码开关等。四、时间安排1、2016年01月11日，课程设计任务布置、选题、查阅资料。2、2016年01月13日，设计，软件编程、仿真和调试。3、2016年01月16日至2015年01月21日，设计的硬件调试。4、2016年01月22日，机房检查设计成果，提交设计说明书及答辩。指导教师签名： 2016年 01 月 22日系主任（或负责教师）签名： 2016年 01 月 22日目录摘要I绪 论11.设计的内容及要求11.1设计的目的11.2设计任务要求12.FIFO52.1 FIFO的使用52.2 FIFO的参数52.3 FIFO的分类及设计63.先进先出缓存器设计73.1 设计思想73.2 各部分模块73.2.1 先入先出缓存器73.2.2 消抖电路83.2.3 分频电路93.2.4 顶层原理图94.仿真及硬件调试104.1 缓冲器仿真104.2 缓存器硬件测试105.心得体会115.参考文献12附录13摘要本文介绍了先进先出（FIFO）缓存器的设计方法，主要阐述如何使用新兴的EDA器件取代传统的电子设计方法。利用FPGA的可编程性，拥有简洁而又多变的设计方法。本设计实现了先进先出缓存器的一些基本功能，也把一些新的思路加入到设计中。主要包括采用了FPGA芯片，使用QuartusⅡ中的VHDL语言进行编程。VHDL是一个标准语言，其具有良好的移植性，值得本设计更为灵活，从而更有利于产品升级。关键词：VHDL；FIFO；缓存器；QuartusⅡ；绪 论当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向发展。推动该潮流迅速发展的决定性因素就是使用了现代化的EDA设计工具。EDA是电子设计自动化(Electronic Design Automation)的缩写，是90年代初，从CAD（计算机辅助没计）、CAM（算机辅助制造）、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术就是以计算机为工具，在EDA软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作[1]。设计者的工作仅限于利用软件的方式，即利用硬件描述语言来完成对系统硬件功能的描述，在EDA工具的帮助下就可以得到最后的设计结果。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。高速发展的CPLD/FPGA器件又为EDA技术的不断进步奠定可坚实的物质基础。CPLD/FPGA器件更广泛的应用及厂商间的竞争，使得普通的设计人员获得廉价的器件和EDA软件成为可能。VHDL是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次，支持结构、数据流和行为3种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。另外，VHDL还有以下优点：VHDL的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心转移到了系统功能的实现和调试上，只需要花较少的精力用于物理实现；VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用；VHDL的设计不依赖于特定的器件，方便了工艺的转换。1.设计的内容及要求1.1设计的目的根据设计要求，完成对8×9先进先出（FIFO）缓冲器的设计。进一步加强对QuartusⅡ的应用和对VHDL语言的使用。1.2设计任务要求1．设计一个8×9先进先出（FIFO）缓冲器，9位字深，8位字宽；当读信号ready有效时，FI