东北大学数电第四章触发器.ppt

⒉CMOS 边沿触发器 用CMOS电路也可以构成边沿D、JK触发器。 CP↑ CP↓ 有效 ⒉CMOS 边沿触发器 用CMOS电路也可以构成边沿D、JK触发器。 CP↑ CP↓ 有效 主从触发型JK触发器 反馈线 反馈线 互补时钟控制主、从触发器不能同时翻转 F主 F从 ①基本结构 ⒊其它结构类型触发器 基本R-S触发器 导引电路 维持阻塞 D 触发器 电路结构 反馈线 1—置1维持线 2—阻塞置0信号线 3—置0维持线 4—阻塞置1信号线 1 2 3 4 G2 G1 Q Q SD RD G3 G4 G5 G6 CP D SD RD RD G2 G1 Q Q SD RD G3 G4 G5 G6 CP D 维持阻塞 D 触发器 逻辑功能 0 1 （1）D = 0 1 触发器状态不变 0 当CP= 0时 1 1 0 当CP= 1时 0 1 0 1 触发器置“0” 封锁 在CP= 1期间，触发器保持“0”不变 G2 G1 Q Q SD RD G3 G4 G5 G6 CP D 维持阻塞 D 触发器 逻辑功能 0 1 （1）D = 1 0 触发器状态不变 1 当CP= 0时 1 1 1 当CP= 1时 0 1 1 0 触发器置“1” 封锁 在CP= 1期间，触发器保持“1”不变 封锁 D触发器状态表 D Qn+1 0 1 0 1 CP上升沿前接收信号，上升沿时触发器翻转，（ 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =Dn ) ；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻) 结论： 表4-8 维持阻塞D触发器功能表 0 1 0 1 Qn+1 0 1 × × 1 0 × × 1 1 ↑ 0 1 1 ↑ 1 Rd Sd CP D 例：D 触发器工作波形图 CP D Q 上升沿触发翻转 4.3 MOS触发器 MOS触发器是由以MOS管为元件的MOS门组成的。 EN S R Qn+1 0 1 1 1 1 × × 0 0 1 0 0 1 1 1 高阻 Qn 1 0 不定 高阻 Qn 1 0 不定 Qn+1 × × 1 1 0 1 1 0 0 0 S R 0 1 1 1 1 EN MOS触发器 表4-9 表4-10 三态RS锁存触发器 4.4 触发器逻辑功能转换 ⑴RS触发器：在CP脉冲有效时，根据R、S信号的不同，具有置0、置1和保持功能的电路。 ⑵D触发器：在CP脉冲有效时，根据D的不同，具有置1、 置0功能的电路。 ⑶JK触发器：在CP脉冲有效时，根据J、K信号的不同，具有置1、置0、翻转、保持功能的电路。 ⑷T触发器：在CP脉冲有效时，根据T的不同，凡是具有保持和翻转功能的电路。 ⑸T’触发器：在CP脉冲有效时，只具有翻转功能的电路。 4.4 触发器逻辑功能转换 ⒈ D转换为JK Qn+1=D 4.4 触发器逻辑功能转换 ⒉ JK转换为 D Qn+1=D 1 CP D 作业： 4-7，4-8，4-9，4-14 Chapter4 触发器 第4章 触发器 触发器(trigger)：具有记忆功能，能够存储一位二进制信号的基本逻辑单元。 触发器在逻辑功能上具有以下基本特点： 有两个自行保持的稳定状态， “0”和 “1”状态。 根据输入信号的不同可以置成“0” 或“1”状态。 输入信号消失后，能将获得的状态保持。 第4章 触发器 4.1 基本触发器 4.2 TTL集成触发器 4.3 MOS触发器 4.4 触发器的逻辑功能分类及相互间的转换 4.1 基本触发器 4.1.1 闩锁电路及基本RS触发器 Q=1，Q=0为1状态； Q=0，Q=1为0状态。 图4-1 闩锁电路 (一) 闩锁电路 1.结构 2.原理 Chapter4 触发器 4.1 基本触发器 (二)基本RS触发器 ①电路结构 R S Q Q 组合电路，无记忆功能 图4-1 基本RS触发器 R=S=1 1. 基本结构 S：置位（置1）端 R：复位（置0）端 (二) 基本RS触发器 两互补输出端 两输入端 Q Q . G1 . G2 S R 反馈线 Q Q . G1 . G2 S R 正常情况下， 两输出端的状态 保持相反。通常 以Q端的逻辑电 平表示触发器的 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。 (二) 基本RS触发器 2. 逻辑功能 触发器输出与输入的逻辑关系 1 0 0 1 设触发器原态为“1”态。 翻转为“0”态 (1) S=