嵌入式系统的IO模块.pptVIP

嵌入式系统原理、设计与应用 5 嵌入式系统的IO子系统 I/O子系统的功能 通过I/O子系统，嵌入式系统装置与外部世界交互 外部世界的信号形式无限多种，基本信号形式两种 模拟信号 数字信号 信号的维数 一维：语音信号 多维：图像-二维 嵌入式系统与（人、物）进行交互 内容 复位电路 系统时钟 输入输出模块 译码器系统 定时器/计数器 SPI UART 通用并行口 其它 新型I/O设备简介 1复位电路 复位电路的形式 阻容复位电路 手动复位 watchdog复位 专用复位电路 内部复位 软件复位 1.1阻容复位电路 1.2手动复位 1.3 watchdog的使用 main() { while(1) { /* to do: 软件代码 */ … … reset_watchdog(); /* to do: 其它代码 */ … … } } 1.4专用复位电路 1.5内部复位 工作原理 利用watchdog复位方式 上电时，程序没有复位watchdog，watchdog timer溢出，完成复位 微控制器不需要reset引脚 例子：philips 的P87LPC76x系列 配置成内部复位的时候，reset引脚可以作为普通的IO使用，节省了引脚 1.6软件复位 方法 软件复位的方法是通过软件设置一个特殊功能寄存器的位完成控制器的复位，它的复位结果如同硬件复位一样。 注意：软件复位与程序从复位向量处开始运行不同 从复位向量处开始运行程序，处理器/控制器的状态不会回到复位状态，只是从start处开始运行程序。 软件复位vs程序重新运行 软件复位 处理器回到初始状态 程序从复位向量处开始运行 程序重新运行 处理器不回到初始状态 程序从复位向量处开始运行 MCS51: 0000H LJMP 0000H X86: FFFF0H JMP FFFFH:0H 2时钟系统 时钟的种类 RC时钟 石英晶体 石英振荡器 锁相环路倍频时钟 多时钟 2.1RC时钟 特点 低成本 时钟频率可控 时钟精度不高 2.2石英晶体 2.3石英振荡器 可为多个部件提供时钟 2.4锁相环倍频时钟 电磁兼容性好 为处理器内部提供多路时钟 提供灵活的系统功率控制 2.5多路时钟 多路时钟的特点 用于高性能的嵌入式处理器，通常32位及以上 处理器上不同的电路使用不同频率的时钟 时钟具有相关性，主时钟分频/倍频 日历时钟系统与处理器集成 日历时钟32768Hz，倍频得到系统的主时钟。 处理器的日历时钟一直工作，即使系统进入省电状态的时候。 系统不需要外接日历时钟芯片和相关的电路 3输入输出模块 内容 基本结构 信号及作用 寄存器的映射方式 例子：80186的I/O系统 3.1输入输出模块的基本结构 3.2输入输出模块的信号及作用 数据信息 双向 控制信息/模式设定信息 通常写 状态信息 通常读 3.3 I/O寄存器的映射方式 与存储器统一编址 例如： 存储器空间；0~xxxxxH; IO空间：xxxxxH+1~FFFFFH。 单独编址 例如80X86系列 存储器空间：0~FFFFFH IO空间：0~FFFFH mov 操作存储器 IN, OUT操作IO 3.4 例：80186的I/O空间映射-PCB 例：80186的PCB重新定位寄存器 存储器空间 1M bytes IO空间 64k bytes 4嵌入式系统的集成译码器 内容 译码器的作用 普通译码器 可编程器件译码器 嵌入式处理器上的集成译码器 例子：80186 4.1译码器的功能 对存储器和I/O接口电路分配地址空间 实现方案 普通译码器74xx138 etc. 可编程器件译码器 GAL, PAL, CPLD etc. 嵌入式处理器上的集成译码器 4.2普通译码器 4.3可编程器件译码器 普通译码器的局限性 不够灵活 无法灵活修改电路 改进：使用可编程器件 PAL, GAL, CPLD, FPGA等 4.4嵌入式处理器上的集成译码器 译码器的基本功能？ 高集成度的嵌入式处理器通常把译码器集成在处理器上，为了设计地址空间的灵活性，这些译码器通常是可编程的。 编程方式 起始地址-终止地址方式 起始地址-长度方式 4.5例：80186的片上译码系统 特点 10个片选输出； 可编程起始和终止地址 可用于存储器和I/O周期的译码 可编程的等待状态发生器 可编程的等待周期 可禁止译码 80186的译码输出 例：80186的译码寄存器和译码输出 5定时器/计数器 内容 定时器/计数器的功能 基本结构 工作模式 例：80186的定时器/计数器 5.1定时器/计数器的功能 1. 嵌入式操作系统的任务调度；特别是具有时间片轮转调度功能的嵌入式操作系