2011第4章存储器讲解.ppt

主存储器处于全机中心地位 存放正在执行的程序和数据 直接存储器技术（DMA），存储器与输入/输出系统之间直接传送数据 3. 多处理机利用存储器共享数据 解决的方案 1. 不断研制新的存储器件改进存储性能； 2. 从存储结构上研究，设计更加合理的结 构模式。 四、只读存储器ROM按编程和擦除方式分类 5、闪速存储器(Flash Memory) 主存储器:计算机中存放当前正在执行的程序和其使用数据的存储器. 存储器的地址:对存储单元进行顺序编号. 地址空间:地址长度所限定能访问的存储单元数目. 主存储器与CPU的联系 静态存储器SRAM 特点： 不掉电，信息不丢失；集成度低，功耗大。 1、静态存储器(SRAM) (2) 开关特性 ①Intel 2114 SRAM芯片 ②Intel 6116 SRAM芯片 片选信号在地址信号前建立 地址信号在片选信号前建立 2、动态存储器(SRAM) 根据半导体制造工艺的不同，分为ROM，PROM，EPROM，E2PROM，Flash Memory 2、存储控制 在DRAM存储器中，除了存储器芯片外，还应包括地址多路转换、地址选通、刷新逻辑以及读/写控制等附加电路。 Adr CS DIN R/W ② ① ③ ④ ⑤ 例题: 右图是某SRAM 的写入时序图。其中R/W是读写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图中写入时序的错误，并画出正确的写入时序图。 解：写入存储器的时序信号必须同步。通常，当R/W线低电平时，地址线和数据线上的电平必须是稳定的。当R/W线达到地点平时，数据线上的数据立即被存储。从图中看出，R/W线低电平时，数据线上的 数据发生了变化，因此存储器将存储新的数据⑤，同样， R/W线低电平时地址线发生了变化，数据将存储到新的地址②或③。 Adr CS DIN R/W 正确的写入时序图 读出：读出数据线预充电 到高电位，读出选择线置高电位，使T3导通，根据C上有无电荷，确定读出数据线上的电压有无变化。 写入： 写入选择线送高电平，C随写入数据线上的信号而充电或放电。 (1) 存储单元和存储器原理 读出数据线 写入数据线 T3 T1 T2 写入选择线 读出选择线 C 早期1K位动态存储器所用的3管式存储单元。 DRAM是通过MOS管的栅极电容或专门的MOS电容中的电荷来存储信息的，由于电容漏电阻的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储的信息丢失。为此，必须周期（=2ms）的给电容充电，以恢复原来的电荷。 行地址再生：由于存储矩阵的每一列都有读放，因此，对所有行读出一遍，就完成了对存储器的再生。 (3) 时序图 1.RAS（行）先于 2.RAS（行） CAS（列）信号有足够建立和保持时间 (2) 再生（刷新） 行地址 列地址 CAS - RAS td t1 t2 t3 t4 Adr CAS RAS ① 读工作方式（WE=1） tcRD CAS RAS WE DOUT 高阻态 高阻态 输出 （WE=1）先于CAS建立，晚于CAS撤销 ② 写工作方式（WE=0） tcWR CAS RAS WE DIN DOUT （WE=0）先于CAS=0 ③ 读-改写工作方式 tcRMW CAS RAS WE DIN DOUT td ④ 页面工作方式 ≈ ≈ ≈ ≈ CAS RAS WE DOUT Adr 行 列 列 列 列 列 ⑤ 再生工作方式 刷新方式 (4) DRAM与SRAM的比较 DRAM SRAM 集成度 高、容量大 低、容量小 速度 慢、需要刷新 快 价格 便宜 较贵 用途 主存 缓存 存储器 应用 SRAM cache DRAM 主存储器 ROM 固定程序，微程序控制存储器 PROM 用户自编程序，用于工业控制机 EPROM 用于产品调试阶段编写的程序 E2PROM 用于可移动产品中保存信息 Flash Memory 固态盘、移动磁盘、IC卡 4.5 非易失性半导体存储器 1、增强型DRAM (EDRAM) 改造了工艺，提高了晶体管的开关速度；内置了小容量的SRAM cache，提高了访问速度。 2、cache DRA