南京理工大学电工电子综合实验II.docx

南京理工大学电子电工综合实验II姓名：王 镇 窑 班级：9131046801 学号：913104680120 2015/10/02一、实验要求实现从00′00″到59′59″的多功能数字计时器，并且满足规定的清零，快速校分以及报时功能的要求。二、实验内容1.应用CD4511BCD码译码器、LED双字共阴显示器、300Ω限流电阻设计、安装调试四位BCD译码显示电路实现译码显示功能。2.应用NE555时基电路、3kΩ、1kΩ电阻、0.047μF电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率 f1=1Hz f2=2 Hz f3≈500 Hz f4≈1000 Hz）。3.应用CD4518BCD码计数器、门电路设计、安装、实现00′00″——59′59″时钟加法计数器电路。4.应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时f2=2HZ）。设计安装任意时刻清零电路。5.应用门电路设计、安装、调试报时电路59′53″， 59′55″，59′57″低声报时（频率f3≈500Hz），59′59″高声报时（频率f4≈1000Hz），整点报时电路，。三、实验元件清单集成电路：NE5551片(多谐振荡)CD40401片（分频）CD45182片（8421BCD码十进制计数器）CD45114片（译码器）74LS003片（与非门）74LS201片（4输入与非门）74LS212片（4输入与门）74LS741片（D触发器）电阻：1KΩ1只3KΩ1只330Ω28只电容：0.047uf 1只共阴极双字屏显示器两块。四、实验器件引脚图及功能表1.NE555(1)引脚布局图：（2）逻辑功能表：(引脚4 )Vi1(引脚6)Vi2(引脚2)VO(引脚3)0××010111不变2.CD4040（1）引脚布局图：（2）逻辑功能说明：CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。引脚图如图3所示，其中VDD为电源输入端，VSS为接地端，CP端为输入端CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。3.CD4518（1）引脚布局图：（2）逻辑功能表：输入输出CRCPENQ3Q2Q1Q0清零1××0000计数0↑1BCD码加法计数保持0×0保持计数00↓BCD码加法计数保持01×保持4.CD4511（1）引脚布局图：（2）逻辑功能表：输入输出LEDCBAgfedcba字符测灯0×××××零10×00000000000消隐锁存111××××显示LE=0→1时数据译码1100000011111101100001000011011100010101101121100011100111131100100110011041100101110110151100110111110061100111000011171101000111111181101001110011195.74LS00（1）引脚布局图：（2）逻辑功能表：输入输出BAQ0000111011106.74LS20（1）引脚布局图：（2）逻辑功能表：输入输出ABCDQ0XXX1X0XX1XX0X1XX74LS21（1）引脚布局图：（2）逻辑功能表：输入输出ABCDQ0XXX0X0XX0XX0X0XX74LS74（1）引脚布局图：（2）逻辑功能表：输入输出CPDQ清零X01X01置“1”X10X10送“0”↑110O1送“1”↑11110保持O11X保持不允许X00X不确定9.共阴极双字屏两块：（1）引脚布局图：（2）逻辑功能表：显示字型gfedcba段码001111113fh1000011006h210110115bh310011114fh4110011066h511011016dh611111017dh7000011107h811111117fh911011116fh五、电路各单元原理图以及设计过程1.整体电路设计原理整个电子计时器由显示译码电路、计时电路、脉冲发生电路、校分电路、清零电路和报时电路组成。显示译码电路把BCD码转化为7段数码管显示码传向数码管，计时电路在脉冲信号激励下，配合清零电路完成60进制计时功能，脉冲发生电路负责产生脉冲并分频，在分频电路中可以得到本电路需要的1Hz、2Hz、500Hz、1000Hz信号，校分电路在拨下开关时实现停秒，分以2Hz计数功能，清零电路负责实现60进制并拨下开关实现全部清零；报时电路实现59′53″， 59′55″，59′57″低声报时（频