2015EDA技术复习题讲解.doc

这是一份vhdl的复习题，考试题大多数都来自此处，你看完后有啥看法，请发到我的邮箱：WLZYW@163.COM EDA名词解释 ASIC：专用集成电路(Application Specific Integrated Circuits) EDA：电子设计自动化(Electronic Design Automation) PROM：可编程只读存储器(Programmable Read Memory) IP：知识产权核（） SOC： 片上系统（System On Chip） VHDL：超高速集成电路硬件描述语言（VHSIC Hardware Description Language）。 RTL：寄存器传输级(Register Transport Level) SOPC：可编程片上系统（System On Programmable Chip） PLD：可编程逻辑器件(Programmable Logic Array) GAL：通用阵列逻辑（Geniric Array Logic） FPGA：现场可编程门阵列(Field Programmable Gate Array ) CPLD：复杂可编程逻辑器件(Complex Programmable Logic Device)  简答题 简述VHDL程序的基本结构。 库、程序包、实体、结构体、配置 子程序分为那两类，其结构为什么。 子程序有两种类型，即过程(PROCEDURE)和函数(FUNCTON)。 FUNCTION 函数名（参数表） RETURN 数据类型 --函数首 FUNCTION 函数名（参数表）RETURN 数据类型 IS -- 函数体 [说明部分 ] BEGIN END FUNCTION 函数名; PROCEDURE 过程名(参数表) -- 过程首 PROCEDURE 过程名(参数表) IS -- 过程体 [说明部分] BIGIN 顺序语句; END PROCEDURE (1)条件句中的选择值必在表达式的取值范围内。 (2)除非所有条件句中的选择值能完整覆盖CASE语句中表达式的取值，否则最末OTHERS”表示，它代表己给的所有条件句中未能列出的其OTHERS只能出现一次，目只能作为最后一种条件取值。使用OTHERS的的是为了使条件句中的所有选择值能涵盖表达式的所有取值，以免综合器会STD_ LOGIC和STD_ LOGC_VECTOR数据类型1和0以外，还可能有其它的取值，如高Z、不定态X等。 (3) CASE语句中每一条件句的选择值只能出现一次，不能有相同选择值的条件语 (4) CASE语句执行中必须选中，目只能选中所列条件语句中的一条。这表明CASE 变量赋值语句，V? 数据对象有哪些种，分别写出定义这些数据对象的一般表述格式。 Constant（常量）在程序中不可以被赋值 Variable（变量）在程序中可以被赋值(用“:=”)， Signal（信号）在程序中可以被赋值(用“=”)，但[进程名:] process[（触发信号列表）] [定义语句；] begin [串行处理语句sequential statement；] end process PROCESS...END PROCESS 赋值语句 流程控制语句 等待语句 子程序调用语句 返回语句 空操作语句 AND、OR、NAND、NOR、XOR、XNOR及NOT设计者不必具备许多诸如编程技术、硬件描述语言等知识就能迅速设计入门，完成大规模的电路系统设计 能进行任意层次的数字系统设计（传统的数字电路实验只能完成单一层次的设计）； 能对系统中的任一层次，或任一元件的功能进行精确的时序仿真 通过时序仿真，能迅速定位电路系统的错误所在，并随时纠正。 能对设计方案进行随时更改，并储存设计工程中所有电路和测试文件入档； 通过编译和下载，能在FPGA或CPLD上对设计项目随时进行硬件测试验证； 如果使用FPGA和配置编程方式，将不会有损坏和损耗的问题 符合现代电子设计技术规范。 VHDL的操作符有那几大类？每一类的操作符分别是什么？每一类操作符可以对那些数据进行操作（运算）？ 在VHDL中有四类操作符即逻辑操作符(Logical Operator)(Relational Operator)、算术操作符(Arithmetic Operator)和符(Sign Operator)。前U--Uninitialized未初始化的 X--Forcing Unknown强未知的 0--Forcing 0强0 1--Forcing 1强1 Z--High Impedance 高阻态 W--Weak