MCS-51单片机并行口的结构与操作讲解.doc

华中科技大学 单片机 ( 2015 -- 2016学年度第 学期) 题 目：MCS-51单片机端口 结构 院 系： 班 级： 学 号： 学生姓名： 指导教师： 成 绩： 日期： 2015年 月 日 1.结构???????????? (1)中央处理单元（8位） 数据处理、测试位，置位，复位??位操作 (2)只读存储器（4KB或8KB） 永久性存储应用程序，掩模ROM、EPROM、EEPROM (3)随机存取内存（128B、128B SFR） 在程序运行时存储工作变量和资料 (4)并行输入/输出口（I / O）（32条）? ??作系统总线、扩展外存、I / O接口芯片 (5)串行输入/输出口（2条） ??串行通信、扩展I / O接口芯片 (6)定时/计数器（16位、加1计数）? 计满溢出、中断标志置位、向CPU提出中断请求，与CPU之间独立工作 (7)时钟电路 内振、外振。 (8)中断系统 五个中断源、2级优先。 2、MCS-51系列单片机为哈佛结构（而非普林斯顿结构） 1）内ROM：4KB 2）内RAM：128B? 3）外ROM：64KB 4）外RAM：64KB 5）I / O线：?32根（4组，每组8根）? 6）定时/计数器：2个16位可编程定时/计数器 7）串行口：全双工，2?根 8）寄存器区：工作寄存器区、在内128B RAM中，分4个区， 9）中断源：5源中断，2级优先 10）堆栈：最深128B 11）布尔处理机：位处理机，某位单独处理? 12）指令系统：五大类，111条 二、MCS-51单片机P0端口的结构与工作原理 1、P0端口的结构 P0口是一个8位漏极开路双向I/O口，其位置结构如图所示，包括1个输出锁存器、2个三态缓冲器、一个输出驱动器和一个输出控制端。输出驱动器电路由一队场效应管组成，期工作状态受输出控制端控制，它包括1个与门、1个反相器和一个转换开关MUX。 输入缓冲器：在P0口中，有两个三态的缓冲器，在学数字电路时，我们已知道，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态），大家看上图，上面一个是读锁存器的缓冲器，也就是说，要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。 D锁存器：构成一个锁存器，通常要用一个时序电路，时序的单元电路在学数字电路时我们已知道，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。大家看上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。 多路开关：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。大家看上图，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。 输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。 2、P0端口的工作原理 1）P0口作为地址/数据复用总线使用（C=1） 若从P0口输出地址或数据信息，此时控制端C应该为高电平。转换开关MUX将反相器输出端与输出级T1管接通，同时与门开锁，内部总线上的