实验指导5-验证型要点.ppt

三、时序逻辑电路测试和锁存器及触发器特性 1.时序逻辑电路测试 时序逻辑电路测试的目的是验证其状态的转换是否与状态图或时序图相符合。可用电平显示灯、数码管、示波器或数字信号显示仪等观察输出状态的变化。 常用的测试方法有两种： ①静态测试（又称单拍工作方式） 单拍工作方式：以单脉冲源作为时钟脉冲，用电平指示灯观察，逐拍进行观测输出变化，来判断输出状态的转换是否与状态图相符。单拍工作方式是检查设计与接线是否正确无误的第一步。 ②动态测试（又称连续工作方式） 连续工作方式：以连续脉冲源作为时钟脉冲，用示波器或数字信号显示仪观察波形，来判断输出波形是否与时序图相符。动态测试的主要目的测试电路的频率及稳定特性等。通常时序逻辑电路都必须进行连续工作方式的测试。 * “纸上得来终觉浅，绝知此事要躬行。” 实验五 触发器研究分析 一、实验目的 1.学会正确使用D、 JK集成触发器。 2. 掌握门控D锁存器、边沿JK、D触发器的工作原理。 3.深刻理解门控锁存器电平触发方式和触发器边沿触发方式的区别。 二、实验器件与设备仪器 1．四2输入与非门74LS00 2片 2．双D正沿触发器74LS74 1片 3．双JK负沿触发器74LS73 1片 4．六反相器74LS04 1片 5．四2输入与门74LS08 1片 6．数字信号显示仪 7．GOS－6051示波器 8. TDS－4数字系统综合实验平台 芯片引脚图 四2输入与门：Y=AB 芯片引脚图 特别注意：74LS73引脚11是GND，引脚4是VCC 2. 触发器特性 触发器是具有记忆功能能存储数字信息的最常用的一种基本单元电路，是构成时序逻辑电路的基本逻辑部件。触发器具有两个稳定的状态：0状态和1状态；在适当触发信号作用下，锁存器和触发器的状态发生翻转，即锁存器和触发器可由一个稳态转换到另一个稳态。当输入触发信号消失后，锁存器和触发器翻转后的状态保持不变（记忆功能）。 四、实验内容 1.测试双D触发器74LS74中一个触发器的逻辑功能　 ①静态测试（又称单拍工作方式测试） 测试分析要求：按照下页表格测试，并根据实验测试结果填写74LS74的真值表。 测试提示： 在表格中的第一和第二行的测试中反复领会强制置0端CLR（又称复位）和强制置1端PR（又称置位）的强制特性。 在表格中的第三和第四行的测试中利用实验台单脉冲信号源和D输入信号的手动操作反复体验74LS74上沿触发方式的边沿触发器的触发方式的特性。 1 0 ↑(0→1) 1 1 1 1 0 ↑(0→1) 0 1 1 × ×× 0 1 × ×× 1 0 逻辑功能 CLK D PRE CLR ②动态测试（又称连续工作方式测试） 测试要求： 第一：在D触发器的D引脚接0.1MHz信号源，CLK接0.5MHz信号源，利用数字信号仪测试触发器的工作波形，并记录分析D触发器动态工作特性。 第二：根据此实验学会用双通道示波器测试和观察三个同步时序波形的方法。 方法:先用双通道示波器测试D端和CLK端波形，并记录D和CLK波形；再用双通道示波器测试D端和Q端波形，在D端和CLK端波形的基础上绘制出（记录）Q端波形，从而实现用双通道示波器测试和观察三个同步时序波形。 方法三：根据自己对D触发器理解和实验台条件，选择其它不同输入信号、输出信号或方法进行更全面的动态测试。（选做） 2.用门电路构成门控D锁存器和D触发器电路测试分析触发方式及逻辑功能 用与非门74LS00、反相器74LS04和四2输入与门74LS08按照下图构成触发器，设计测试方法，写出测试步骤，测试逻辑功能，分析两个不同电路的触发方式，加深对理解触发器的原理。 测试提示： ①单拍测试 单拍测试D触发器时要体会的边沿触发的触发特性。 ②连续方式测试：为了更好地理解上沿D触发器的边沿触发方式,请先采用示波器同时观察对比CLK和CLK’波形,观察窄脉冲产生电路由时钟CLK产生边沿触发脉冲信号。再取CLK采用0.1MHZ信号源,D采用0.5MHz信号源，用数字信号同时观察CLK、 CLK’ 、D、Q波形, 分析CLK、 CLK’ 、D、Q波形，分析电路边沿D触发逻辑功能。 最好此处串五个反相器 3.测试双JK触发器74LS73中一个触发器的逻辑功能 仿照实验