峰值检测器芯片设计.pptVIP

峰值检测器芯片设计Pk445chip 微电子系 邬齐荣 峰值检测原理 当输入信号电压Vin增大时，峰值检测电路进行采样， 并使输出电压Vout能够很好的跟随输入电压Vin。 当输入信号Vin开始减小时，电路进入保持阶段，能够将此刻的峰值电压保存下来并输出；当Vin再次大于此保持电压时，Vout又跟踪Vin进行采样。 只有当复位信号到来时，Vout才放电归零，然后又 开始峰值采样－保持的下一周期。 峰值检测器具体应用的性能要求不同，采样-保持电路和电压比较电路的设计方法也有所不同 一般峰值检测电路 峰值检测基本电路结构主要由采样、保持电路和电压 比较电路构成。最简单的峰值检测电路是二极管加电容组成充放电电路,利用二极管的单向导通性和电容器的存储作用构成检测电路，其中开关二极管作为比较电路，电容存储器作为保持电路，如图所示，其中运放A1充当电压跟随器，故Vo＝Vin ；RST为双向开关，接复位脉冲对电容电压进行放电。 一般峰值检测电路工作原理 跟踪采样,当信号幅值Vin＞Von＋Vout时, 二极 管导通，存储电容器充电电压Vpeak跟随Vin。 保持,当电容器被充电至Von＞Vin－Vout时,二极管截止，此时,电容器上将保持电压Vpeak 。 输出电压,电容上所保持的电压值会比实际信号峰值低一个二极管开启电压Von 。 当输入信号的峰值小于Von时，二极管将截止，可见此电路不能用于小信号（＜Von）的峰值检测，而且二极管开启电压Von受电流及温度影响较大。另外，电容C直接与后续电路相连，易受其影响引起电荷泄露，保持时间、精度等无法保证。 Pk445chip性能参数 峰值范围: 0V-5v 工作电源: 双电源 VSS:-5v-0 VDD:0-5v 参考电源: Vrfe 5 v 功耗 : 2 mA 精度: 5mv 适应温度: 0度-75度(商用) Pk445chip工艺 BISCMOS06微米 DPTM双层多晶三层金属 设计规则 15层掩膜19次光刻 数字模拟混合信号电路 触空与互连 CIC设计工具 Cadence Composer原理图设计输入 适用模拟数模混合电路设计 Cadence Spectre电路模拟 适用电路模拟 Cadence Viruoso Edit 版图编辑 版图设计工具 Cadence Diva 版图验证 适用CIC版图验证 AHDL语言 适用CIC功能仿真 CIC设计流程 Pk445chip设计库 工艺文件、显示文件、库文件 仿真模型库 工艺库 LSW图层运用 工艺层 设计层 系统层 PK445峰值检测器电路设计 TOP电路设计 运算放大器设计 控制器设计 PK445峰值检测器电路设计-带反馈的闭环峰值检测电路 PK445chip带反馈的闭环峰值检测电路 运算放大器Ampv1可提快速充放电电流 运算放大器Ampv2为电压缓冲器，与电阻R引入反馈回路 二级管D1防止V2与V1偏离太远，且防止Ampv1进入饱和状态而影响速度以及检测精确度 D2是控制电容充放电通路的开关；Ca为电容存储器； PK445峰值检测电路工作原理 在峰值到来时，Ampv 1输出为正，V2 =Vinput＞Von, D2开关管导通，Ampv1的反馈网络D2-Ampv2-R使输入端之间保持虚短路，R无电流通过。 Vcap = Va3 = Va1= Vin = V2－Von = Vinput－Von , 峰值下降时，Ampv1输出V2下降，D2管截止，D1导通，Ampv1的反馈网络D1，此时，V2 = Vin－Von，电容器Ca保持着电压峰值。 峰值检测器电路模拟 运算放大器电路设计 输入输出两级构成 差分输入级 基本的差分输入放大 双极型晶体管恒流源 双端输入，单端输出。 差分对与电流镜 大尺寸MOS。 输出级 甲类放大器。 R C反馈网络频率补尝 运算放大器性能参数要求 直流参数 输入失调电压±(1-20)mv 共模电压输入范围±(1-20)mv 输出动态范围0-5V 交流参数 开环增益 10000 电压动态范围 0.5-4.5V 开环响应100MH（0.1db） 闭环频率特性仿真(-3 db） 共模抑制比（CMRR）80db 电源电压抑制比（PSRR）80db 控制器电路设计 逻辑电路，测试信号In1、复位信号in2. 测试信号In1、复位信号in2为高电平,M8导通，电容放电。 PK445峰值检测器版图设计 版图设计规则 版图设计准则 版图设计图层运用 运算放大器版图设计 控制器版图设计 二极