第5章触发器.doc

《 数字电子技术 》课程 周次 第10周， 第1次课 章节 第五章 触发器 授课 方式 课堂讲授 教　学 时　数 2 时间分配 授 课 内 容 及 过 程 5.1 概述: (Flip-Flop)能存储一位二进制信号的基本单元。用FF表示。 1.有两个稳定状态，用0和1表示；2.输入信号可改变其状态，且输入信号撤消后，其改变后的状态可保留下来。 分类： 按电路结构分： 基本RSFF、同步FF、主从FF、边沿FF(包括维持－阻塞FF、CMOS边沿FF等)。其中，基本RSFF无时钟信号，其他均有时钟信号。 按逻辑功能分： RSFF、DFF、JKFF、TFF等。 5.2 RS锁存器 一、基本RS触发器 1.电路组成： 用与非门和或非门均可构成， 这里介绍与非门构成的电路。 2.输入信号和状态 ?触发器的状态： 用Q端的值表示。Q=1,Q =0为1状态， 反之为0状态。 原状态：观察的时刻的状态（输入信号没有改变）。。 新状态：输入信号变化后出现的状态。也称为次态。 在分析电路原理时，要把原状态作为已知条件，即把作为输入变量。 15分钟 10分钟 授 课 内 容 及 过 程 4.动作特点 直接控制：输入信号直接控制输出端Q和Q 的状态。 5.逻辑功能的描述 (1)特性表 用或非门构成的基本RSFF也可用右表描述。 只需将表中的SD和RD看作是该触发器输入信号SD和RD的反变量即可。同时将表中的 1* 改为 0* 。 25分钟 20分钟 授 课 内 容 及 过 程 (2)特性方程 (3)状态转换图 简称：状态图 (4)激励表（驱动表） 10分钟 10分钟 重点 与 难点 教学重点： RS锁存器的工作原理 教学难点： RS锁存器的工作过程 练习 习 题 五 5.1， 5.2 参考 资料 《数字电子技术基础》第五版 阎石 高等教育出版社 2006.12 《数字电子技术基础简明教程》第三版余孟尝高等教育出版社2006.8 《电子技术基础》（数字部分）康华光高等教育出版社2001.8 《 数字电子技术 》课程 周 第10周， 第2次课 章节 5.3 电平触发的触发器 授课 方式 课堂讲授 教　学 时　数 2 时间分配 授 课 内 容 及 过 程 电平触发的触发器 在数字系统中，常常要求某些触发器在 同一时刻动作（改变状态,也 称为翻转）这就要求有同步 信号，该信号称为时钟信号CP(Clock Pulse)。 1.电路结构和逻辑符号 G1和G2门构成基本RS触发器。 用G3和G4两门引入时钟信号CP。 2.工作原理 CP=0时： G3、G4门均输出1,基本RSFF处在保持状态；输入信号S、R变化无影响。 CP=1时： G3、G4门打开,此时电路就是一个基本RSFF，只需把输入信号S、R分别看作： 按上述规定，该触发器也满足基本RSFF的特性表、特性方程和状态图。 一定要注意，只有CP=1时，才能按 特性表、特性方程求新状态。 15分钟 10分钟 授 课 内 容 及 过 程 4.动作特点 在CP=1期间，S,R的变化都将引起Q端状态的变化。因此易受干扰。 5.逻辑功能特点 有约束－－SR=0。 D锁存器 Qn+1 = D 可用来存储一位二进制数。 其特点与同步结构的触发器相同。 脉冲触发的触发器 1.主从RS触发器 (1)工作原理 用两个同步RSFF连成主从结构。因此，该电路应具有RSFF的逻辑功能。 CP=0 时： 主触发器保持，此时可改变输入信号S,R； 25分钟 20分钟 授 课 内 容 及 过 程 CP=1 时： 主触发器工作， 从触发器保持。保持CP=0时得到的主触发器的状态。 分析可知：主从触发器的工作是分两步走 的－－在CP上升沿开始的高电平期间， 主触发器改变状态；在CP 下降沿到来时，从触发器改变状态。显然，触发器在CP下降沿翻转 CP=1 时： 主触发器工作， 从触发器保持。保持CP=0时得到的主触发器的状态。 分析可知：主从触发器的工作是分两步走 的－－在CP上升沿开始的高电平期间， 主触