基于FPGA的出租车计费器设计.doc

大连理工大学城市学院 CPLD/FPGA与ASIC设计实践报告 基于FPGA的出租车计费器的设计 学 院 名 称 电子与自动化学院 专业班级 学生姓名 学 号 指 导 教 师 基于FPGA的出租车计费器设计 一、设计概述 一种基于可编程逻辑器件FPGA和硬件描述语言的设计方法。采用层次设计 方法有寄存器模块，计算模块，显示模块组成。可以实现单独路程计费或时 间计费，也可以实现叠加计费。该计费器可以在QuartusII软件环境下进行 功能仿真并通过DE2实现硬件验证。 设计功能 1、具有行车里程计费，等候时间计费以及起价三部分。最大计费为99.99 。 路程计费时则等候计费不工作，反之亦然。路程计费时，每公里单价1 元。 时间计费时，每分钟0.05元即5分钱，不足一分钟或整时间按整数分钟理， 比如4分半钟算5分钟。 共用8个数码管以十进制的方式来显示，前两位显示路程最大值为99，中 间两位显示时间最大值也是99，后四位显示金额最大值为9999。 2、在清零开关SET=0且使能端EN=1时计费器正常。工作时有两种模式，分 别以RUN=1和RUN=0来进行模式选择。定义计费方式如表1。 选择端RUN EN=1 计费说明 1 LENGTH的值加1 金额加1元 0 TIME的值加1 金额加0.05元 表1 出租车计费方式说明 3、使用DE2板上的3个拨码开关设置三种功能，分别为SW15清零计费器， SW17计费功能开关和SW16计费模式选择。再由key3按键手动提供脉冲， 只有在有脉冲的情况下此计费器才能实现上述功能。 三、设计步骤 1、设计思路 出租车的一般计费过程为：出租车载客后，将上次计费结果清零到初始状态。 启动计费器，整个系统开始运行，里程计数器和时间计数器从0开始计数， 费用计数器从3开始计费。再根据行驶里程数或等待的时间按规定的标准计 费。若在行驶状态，则计程器开始加计数，当路程超过三公里后，计费器以 每公里1元累加。若出租车停止等待状态，则计时器开始加计数，每分钟记 为0.05元并采用补全法，即不足整数分钟的按整数处理。出租车到达目的地 停止后，停止计费器，显示总费用。 2、硬件框图 本系统硬件框图如图1所示。其中行驶路程计数模块、等待时间计数模块 和计费模块，用来统计行驶路程数、等待时间数和总费用，值得一提的是在 此设计中为了简便控制所以四种信号都是由同一脉冲信号所提供的即手动 按键key3提供手动信号。控制模块是用来控制计费模块。数码管显示模块 用来以十进制的方式显示行驶的公里数、等待累计时间和总金额数。 图1 系统硬件框图 3、模块设计 整个设计由时钟模块，控制模块，计量模块，译码模块和显示模块五个部分 组成。 1、脉冲模块由开发板的key3键进行手动按键来给脉冲信号。 2、控制模块是系统的核心部分，对计价器的状态进行控制。 3、计量模块完成下面3个功能： （1）计价部分：计价器起步费为3元。3公里外内费用为3元。3公里外以每 公里1元来计费。满量程值为99.99 。 （2）计时部分：计算乘客的等待累计时间。计时器的量程为99分钟。 （3）计程部分：计算乘客所行驶的公里数。计程器的量程为99公里。 4、译码模块： （1）计费数据送入译码模块进行译码，最后分别将MONEY[15:12]、MONEY[11:8]、MONEY[7:4]和MONEY[3:0]送至十元、元、角、分为单位对应的数码管上显示。 （2）计时数据送入显示译码模块进行译码，最后将TIME[7:4]和TIME[3:0]送至以十分和分为单位对应的数码管上显示。 （3）计程数据送入显示译码模块进行译码，最后将LENGTH[7:4]和 LENGTH[3:0]送至以十公里和公里为单位的数码管上显示。 5、显示模块： 计价数据在以十元、元、