增强型GaN FETs.doc

增强型GaN FETs GaN FETs工作原理： 由于AlGaN/GaN异质结生长完成后，异质结界面就存在大量二维电子气（2DEG），与Si基器件不同的是，电子不受原子的束缚，以很高的传输速度运动，从而具有非常高的传导率。 具体来说，GaN FETs与Si MOSFET相比主要有以下优点：1）电流密度大，功率密度高；2）开关频率高；3）在同样的耐压下导通电阻和器件体积小。GaN FETs的这些特点满足了下一代半导体功率器件对大功率﹑高功效﹑高频﹑高速﹑高可靠性和小体积的要求。但是也存在一些需要特别注意的因素：1）低的阈值电压；2）栅源电压上限VGS(MAX) ；3）GaN FET无体二极管；4）EMI问题。 图1.典型AlGaV/GaN异质结能带图 驱动eGaN器件需要考虑的因素： 低阈值电压 GaN FET的阈值电压一般低于1.5V，最小值低至0.7V，相比很多MOSFETs低，但它随温度几乎平缓变化。 低阈值电压带来的问题：1）在实际电路中栅极驱动路径上会存在漏电感以及栅电容，这些寄生因素在开关瞬态会引起振荡，一些小幅度的电压上升通常可能会被栅极检测到，导致误开启甚至穿通，如图2所示。2）最长用到的栅驱动电路是推拉输出结构(如图3所示)，利用P型FET作为高端，N型FET作为低端。当驱动功率MOS时，通常将一个二极管并联在栅极电阻上来控制开启速度而不影响关断速度。但是，对于GaN来说，此电路不能使用。因为二极管的正向压降可能会大于阈值电压的最小值，阻断GaN FET的关断。3）由于杂散电感的存在，它与寄生的电容在栅极会引起较大的噪声电压，导致误开启。 图2.栅极小信号振荡导致误开启 图3.传统MOSFET栅驱动结构 解决方法：采用TI公司提出的解决方案，采用分离的充放电路径，如图4所示；同时在版图上进行优化来减下杂散电容，驱动电阻。 图4.GaN栅驱动结构 （2）栅源电压上限要求严格：VGS(MAX)=6V 一方面，VGS必须被设定在5.5V以下来预留0.5V的安全余量。另一方面，从Rds(ON)与VGS曲线看出，在VGS=4.5-5.5V时，Rds(ON)可以达到最小值，意味着降低传导损耗。综合考虑，将VGS设置在5V。 栅源电压设计要求带来的问题：必须对栅源电压进行严格控制，避免损坏GaN FET功率管栅极，适用于MOSFETs驱动的普通偏置不能被直接使用。 解决方法：在自举电路中进行箝位设计（如图5），可以保证VGS低于6V（如图6）。 图5 自举箝位技术 图6 自举电压与负载电流关系 开启驱动过程中的充电，可能会引起一个欠阻尼震荡，从而引起过冲，导致损坏。所以可以通过限制充电速度的方法，及串联电阻在充电支路，从而得到克服。 GaN FET反向导通 GaN FET的IV转移特性曲线如图7所示，从图可以看出GaN FET可以反向导通。反向导通特性代替了普通MOSFET体二极管的续流作用，但其较高的反向导通压降引起了新的问题。 图7 GaN FET的IV转移特性曲线 问题1：反向导通压降较大。如图8所示，当低端FET导通时，VCC通过自举二极管对自举电容进行充电，充电后的电容为高端FET提供偏置，该技术运用到GaN FET时，自举电容两端的电压： 。VF为二极管压降，Vcc通常为5V，由于Vsd_Q1会随着负载电流的增加而迅速增加，使得Vboot的值会很快上升至超出最大电压6V，高端FET受损。 图8.自举技术驱动高端FET 解决方法：使用箝位技术保护高端功率管的栅极，同问题（2）。 问题2：反向导通造成较大损耗，降低了系统效率。根据图7所示的GaN FET的IV转移特性，反向导通时栅源电压决定了反向导通的开启程度，栅源电压的负向过冲造成反向导通的阻抗增大，如此造成大负载电流时的功率管热损耗非常可观，所以需要负向过冲尽量小。 图9 减小VGS反向过冲技术 解决方法：采用如图9电路，减小栅源电压反向过冲，提高效率。 (4) EMI问题 由于GaN可以工作在较高的频率，所以存在较大的dV/dt，。这将会引起严重的EMI问题。可以采用扩频或者栅极分段驱动的方式，进行改善。同样该方法可以解决问题（1）中提及的栅极振荡引起的误动作问题。 总是产生误开启情况，能不能使用使能端，使它能够控制工作与否