软件雷达信号处理的多GPU并行技术分析.doc

软件雷达信号处理的多GPU 并行技术分析 【摘要】充分发挥GPU（图形处理器）并行运算能力突出的优势，可以弥补CPU（中央处理器）平台在处理雷达信号时难以满足运行要求的不足。任务级、数据级和线程级三级并行策略同时运行在中央处理器-图形处理器组成的异构系统中，规划了多GPU并行运算处理雷达信号处理的算法。 【关键词】软件雷达；信号处理技术；并行计算 1.前言 软件雷达概括的说就是在雷达领域中应用软件无线电技术。软件雷达硬件需要有开放性、标准化和通用化的计算平台作为依托才能满足要求，这是由软件雷达的特性所决定的，可由软件完成雷达的各种功能和工作流程。雷达系统中的一个重要构成部分即为雷达的信号处理，各种体制雷达的性能在很大程度上都有雷达信号处理决定。而就目前来说，软件雷达难以克服的困难就是软件雷达信号处理的实时性。本文在中央处理器-图形处理器异构系统中采用任务级、数据级和线程级三级并行策略的基础上设计了基于多GPU的雷达信号处理并行算法，并取得了可观的成就。 2.频数字信号并行处理 将软件无线电技术应用于雷达领域的软件雷达，其硬件平台的组成成分一般包括通用处理计算机、高速模/数采样器件、变频组件和天线系统以及雷达显控终端部分。在变频组件内通过下变频转换的作用可以将通过雷达接收到的信号转换为中频信号，将中频信号传送至高速模/数采样器件并将其转换为数字信号，然后再将转换后的数字信号送至通用计算机平台实现对雷达接受信号的处理过程。 基于多GPU的异构计算机平台处理信号的调度以及流程等全部由由CPU负责，首先将单个子模块进行运算所需的内存空间以及显存空间开辟，在详细了解GPU初始化参数的前提下通过创建主机端线程来实现对设备端管理，按照“主机-设备端-主机”的流程将获取的数据自计算机主机内存传输至设备显存（通过PCI-E总线实现传输过程），然后即可进行对数据的密集型计算。 3.软件雷达信号并行处理的计算模型 3.1任务级并行? 首先在软件雷达的主机端创建任务队列，用以中频数据的采样，并利用CPU主线程实现对任务的划分和控制工作，使用CPU 并行线程（由OpenMulti-Processing开辟）实现任务调度以及配置设备端ID的工作，并对任务队列进行按次序的访问。给基于多GPU异构系统上的GPU采取轮转的形式分配各个任务，将获取的第n个数据以迭代的形式传输至第 n mod q个GPU，这样可以保证多块GPU的工作获得负载平衡，其中q为并行GPU的个数。 3.2数据级并行 进行正交相位检波和脉冲压缩计算时，每个脉冲重复周期t内采样点在周期之间无关联性，对获取的采样数据实施数据级并行处理可获得接近几乎线性的加速比[1]。在数据级并行处理时为了得到较高的计算访存比，我们可以将整个脉冲压缩后的rn×k的二维数组规划成q个n×m数据部分，其中的二维数组域中每一行均含有m=k mod q个采样点，并行GPU的每块GPU对重构后的数据部分进行并行的计算，此时二维数据域对并行GPU的映射为一个线程网格。在数据级并行处理时，并行GPU的单个GPU只需对所属的重构数据域进行迭代计算。 3.3线程级并行算法 线程级并行算法是根据信号处理的数学模型和GPU并行计算的硬件特性，将数值计算映射到GPU细粒度并发线程的具体实现过程[1]。 3.3.1正交相位检波和脉冲压缩? 在软件雷达处理信号时，进行正交相位检波可以把中频信号通过特殊方法转变为零中频的I、Q两路正交信号。其实现过程为：通过高速模/数变换器的中频信号能够直接进行采样和变换过程得到数字信号，将得到的数字信号与正交混频信号进行点乘、低通滤波处理即可得到零中频的I、Q两路正交信号。 在对正交混频信号与采样点进行点乘处理时，我们需要把正交混频信号以及整段脉冲重复周期内的采样数据全部输入到内核函数中才能进行点乘。由于内核函数与整段重复周期内的采样点线程网格是相互对应覆盖的，所以在将正交混频信号以及整段脉冲重复周期内的采样数据全部输入到内核函数时其中的每个线程块都可以进行n维度的采样数据计算，并且可以将每个采样数据作为一个处理单元将其映射到相关的线程中[3]。 我们可以通过仿真计算得到数字低通滤波器的相关系数，并且可以根据纹理缓存将采样数据的读取速度不断提高（这是因为GPU的纹理存储器有高速片上缓存）。因此可以在纹理存储器存储以权库的形式表现的滤波器系数，当进行正交相位检波模块时即可进行读取过程。在软件雷达处理信号时所进行的正交相位检波、动目标检测以及频域脉冲压缩等计算时均需采用傅立叶变换（FFT）的方法进行变换处理。 3.3.2 MTI/MTD 在工程领域中我们较为常用的固定二次对消器一般都是由两个固定的一次对消器级联而成的。在一般结果的固定二次对消器设计中，输入采样数据信号尺寸的级联倍数即为开辟的显存空间大小，开辟