【2017年整理】CB934300-相变存储器规模制造技术关键基础问题研究.doc

项目名称： 相变存储器规模制造技术关键基础问题研究 首席科学家： 中国科学院上海微系统与信息技术研究所 起止年限： 2010年1月-2014年8月 依托部门： 中国科学院 上海市科委 一、研究内容 实现PCRAM商用化就是要制造出满足用户要求的批量产品，所以要从芯片本身的性能提升与具体应用中工艺集成所面临问题去研究，海量存储、低功耗与应用的高可靠性是PCRAM芯片研究的重点问题，规模制造技术是产业化的关键，关键问题是筛选出适合海量存储要求的数据保持力好的新型相变材料，低压、低功耗、高速与高密度的相变存储单元是PCRAM芯片的核心，这涉及纳米单项与集成工艺的开发与机理研究，在此基础上实现8-12英寸的存储单元的一致性与可重复性，电路设计的要点是读、写、擦操作模块的高宽容性与可靠性，其设计依据是通过PCRAM芯片具体应用环境下的大量存储参数测试与统计分析结果。本项目正是围绕上述问题展开深入系统研究，拟解决的关键科学问题和主要研究内容如下： 海量存储用高性能PCRAM相变材料体系的研究 通过使用稳定的二元固相、电中性(符合化学计量比)、p轨道电离度、4) s–p轨道的杂化程度这四个原则，快速设计出新型相变材料的相图以及相图中最为可能的性能优良组份。 开发出非GeSbTe系列的自主知识产权的伪二元新型相变材料。主要针对SnSbTe、SnSbSe、SiSbSe、GeSnTe、AlSbTe、GeAlTe等伪二元系列进行材料设计与相变性能的研究。同时就Sb基二元相变材料以及Sb基伪二元相变材料的设计与相变性能进行研究。主要研究内容包括：非晶态薄膜原位真空条件下的电阻随温度变化关系，了解某一设计组分的结晶特性；非晶态薄膜原位真空条件下在特定温度时电阻随时间的变化关系，以了解某一设计组分的数据保持能力；研究某一特定组分薄膜的晶体结构，初步了解其快速相变的微观机理；制备PCRAM单元和阵列，研究某一组分相变材料的电学性能，获得器件I-V、R-V和疲劳特性等，最为核心的是与存储数据保持力相关的材料的热稳定性研究。 高密度PCRAM单元之间的串扰问题研究 通过纳米组装与加工工艺实现对材料的存储性能、纳米尺寸效应、高密度串扰的实验验证，进一步研究8、12英寸材料的制备工艺，实现膜厚的均匀性与性能的一致性，为存储阵列的制备奠定基础。 PCRAM相对于Flash存储器的最大优势就是器件单元尺寸等比例缩小的能力。那么究竟可以达到多高的密度呢？这个问题很大程度上取决于光刻工艺的水平，随着光刻工艺的提高，器件单元尺寸不断缩小，密度可不断提高。对PCRAM而言，理论和实验上都已证明，尺寸在10nm以下相变材料仍具有信息存储的功能，也可以说信息存储与材料的体积是没有关系的。但是，单纯的一个存储单元的操作与器件操作有着很大的不同。对PCRAM技术而言，相邻单元之间操作时的热串扰对器件的影响是一个比较关注的问题。当不断降低器件尺寸的时候，在高密度器件中，单元之间的尺寸通常只有光刻特征尺寸量级。此时，对器件单元施加较高的电流脉冲的时候，相邻单元将可能达到晶化温度点，如此将使得存储于其中的信息丧失殆尽。对65nm与45nm节点技术时PCRAM的器件的热串扰用数值模型模拟表明，即使在最坏的情况下，在瞬态与稳态的情况下热串扰的影响是很小的。这个结论可以推广到45nm以下的节点技术工艺上，这其中加热层起着双重作用，当进行RESET操作时，可以传递焦耳热以熔化材料；当该单元处于非活动状态时，起导热作用，可以有效的对单元进行冷却，防止非晶高温点在编程过程对邻近单元造成可能的热串扰影响。值得指出的是，PCRAM单元的数据保持力不会随着尺寸的减小而降低，这也表明，非晶点的稳定性与体积大小是没有关系的。理论计算和实验测试（利用AFM导电探针）表明稳定的两相状态在PCRAM的尺寸小于10nm的情况仍可保持，但需用进一步通过制备存储单元加以验证。 纳米加工工艺开发及所涉及的科学问题探讨 基于中芯国际45nm技术工艺和新搭建的与其相兼容的12英寸PCRAM材料制备与单项工艺开发的平台，开展高密度、大容量PCRAM芯片所需关键纳米工艺（包括浸入式曝光、填充、刻蚀、抛光等工艺以及新型二极管的开发工艺）的开发及所涉及科学问题的探讨，优化纳米1R1D（一个可逆相变电阻和一个二极管）存储单元的集成工艺及其失效机制分析。具体将围绕相变材料的物理及电学特性，设计相应的器件结构和工艺流程，排除与现有工艺在材料、工艺集成、器件性能和可靠性等方面的非兼容性，获得具有我国自主知识产权的工艺。需要解决的重要科学与技术问题有： 选择/驱动二极管阵列的结构设计、工艺集成和性能提升。 在目前成熟的各类型存储器中，MOSFET被广泛地用作选择开关器件。PCRAM在执行RESET操作时，需要提供较大的瞬间电流（约0.5-1