VHDL数字系统设计复习材料.doc

● 考试题型 一、填空题（每空1分，共10分） 二、单项选择题（每小题2分，共20分） 三、分析题（3小题，共40分） 四、程序设计题（3题，共30分） 各章主要知识要点 第2章 VHDL简介 1. 进程中的信号与变量赋值 信号与变量赋值语句的比较 ?信号 ? 信号SIGNAL 变量VARIABLE 基本用法 用于作为电路中的信号连线 用于作为进程中局部数据存储单元 适用范围 在整个结构体内的任何地方都能适用 只能在所定义的进程中使用 行为特性 在进程的最后才对信号赋值 立即赋值 注：①信号可以列入进程的敏感列表，而变量不能。 ②赋值后，变量取值立即更新，而信号要延迟Δ。 2、wait语句 1. Wait on 敏感信号参数表 ; 2. Wait for 时间表达式 ； 3. Wait until 布尔表达式 ； 【例】 ... PROCESS (CLK) BEGIN IF CLK = 1 THEN Q = D ; --利用进程的启动特性 END IF; END PROCESS ; 【例】 ... PROCESS BEGIN wait until CLK = 1 ; --利用wait语句 Q = D ; END PROCESS; 【例】 ... PROCESS BEGIN wait on CLK; --利用wait语句 Q = D ; END PROCESS; 3、惯性延迟和传输延迟的时序图 一、惯性延迟 AFTER语句表示惯性延迟。 理想的惯性延迟T：把输入信号延迟T时间，还对任何宽度小于T的脉冲进行拦截。 格式： 信号名2 = [reject 延时1] 信号名1 after 延时2 ; B = A AFTER 20ns ； C = REJECT 5ns A AFTER 20ns ； 二、传输延迟 传输延迟T：只是把输入信号延迟T时间。 格式：信号名2 = transport 信号名1 after 延时 ; 【例1】 B = A AFTER 20 ns; B = TRANSPORT A AFTER 20 ns; 【例2】图2.23 （P56）上课补充的例子 Z1=transport x after 10ns; Z2=x after 10ns; Z3=reject 4ns xafter 10ns; [例3]下面的VHDL代码中，信号A、B、C、D均为整数，且初值赋为0。若在10ns时D从0变为1，则A、B、C发生变化的时间和取值分别为 process(D) begin A = 1 after 5ns ; B = A + 1 ; C = B after 10ns ; end process; A在15ns时变为1，B在（10+△）ns时变为1，C在20ns时变为0 三、仿真延迟 在VHDL语句中，如果没有指明延迟类型和延迟量，VHDL仿真器和综合器将自动为系统中的信号赋值配置一足够小而又能满足逻辑排序的延迟量，这个延迟量就称为仿真延迟（ △延迟或d延迟）。 仿真延迟的引入由EDA工具自动完成。 一个仿真周期产生一个仿真延迟。 仿真命令： force 信号名 V1 t1, V2 t2, … 【例】force A 0 0, 1 2, 0 3, 1 9, 0 16 当执行下列并发语句时，根据A，试画出描述B、C和D的时序图。 D = transport A after 5ns ; B = A after 5ns ; C= reject 2ns A after 5ns ； 第3章 VHDL语言的高级议题 1、过程和函数的特点 子程序 VHDL中的子程序有两种类型：过程和函数。 子程序可以在程序包、结构体和进程中定义，只有定义后才能被调用。子程序内部的语句都是顺序语句。 子程序调用时，过程能返回多个变量，而函数只能返回一个变量。 函数的参数都是输入参数，而过程的参数有输入、输出和双向参数。 函数有顺序函数和并行函数，过程有顺序过程和并行过程。其中，顺序函数、顺序过程存在于进程或另一个子程序中；并行函数、并行过程存在于进程或另一个子程序外。 2、属性语句 一、信号属性语句 利用信号的属性来获取信号的行为信息和功能信息。 1、返回单一值的信号属性（P298：表8.2） （