数字钟设计proteus仿真.doc

数字钟设计 Digital clock design 1.实验目的 1.掌握数字钟的设计方法。 2.熟悉集成电路的使用方法。 2.实验内容及要求 时钟显示功能，能够以十进制显示“时”、“分”、“秒”。其中时为24进制，分秒为60进。 3.设计思路、芯片选择及单元电路功能简介 设计思路： 数字钟的设计可以分为4个单元电路来设计，分别为1Hz脉冲产生电路、数码管显示电路、60进制计数器电路、24进制计数器电路这四个单元电路。 芯片的选择： BCD——七段译码器74LS47 十进制可逆计数器74192 555定时器 集成与门芯片74LS11 单元电路功能简介： 1Hz脉冲产生电路： 图1 1Hz脉冲产生电路 该单元电路是用由555定时器构成的多谐振荡器来产生的1HZ方波的电路，其中考虑 到电路的“延时”效应，该电路产生的方波的频率并不是标准的1HZ方波，而是频率稍大于1Hz的方波。它是为整个电路提供时钟源的，它的输出脉冲提供给秒单元电路的低位计数芯片。 数码管显示电路： 图2数码管显示电路 该单元电路是用来显示一位数字的电路，它由一块数码管和一块数码管驱动芯片组成，它的输入信号由计数器提供。 60进制计数器电路： 图3 60进制计数器电路 该单元电路由两片74LS192可逆计数器芯片、一个三输入与非门和一个非门构成的60进制计数器电路，它是为秒显示和分显示电路提供驱动信号的单元电路。 24进制计数器电路： 图4 24进制计数器电路 该单元电路是由两片74LS192可逆计数器芯片和一个与门构成的24进制计数器电路，它的低位脉冲信号由分钟计数器单元电路的进位信号提供，它为小时显示电路提供驱动信号。 4.总电路图 图5 总电路图 5.仿真效果 在接通电源之前，应保持开关SW1断开且SW2闭合，如下图所示： 图6 SW1和SW2状态（1） 接通电源后应先断开开关SW2，保持开关SW1断开状态不变，如下图所示： 图7 SW1和SW2状态（2） 在做完第二步之后，应保持开关SW2断开状态不变，闭合开关SW1，如下图所示： 图8 SW1和SW2状态（3） 在执行完以上三步之后，就是仿真的正确结果了，如下图所示： 图9 总的运行效果 6.实验结论 在本次实验中，对于74LS192可逆计数器芯片来说，它本是十进制计数器，若用它构成六进制计数器，据理论知识，仅需要将它的输出端Q1和Q2端通过一个与门后反馈到清零端CR即可。但在实际应用中，按照理论上的接法并不能实现六进制，而是需要将他的Q0端取反后再与Q1和Q2相与反馈到清零端CR，才能实现六进制计数。另外，秒钟单元电路向分钟单元电路提供脉冲的进位信号不能直接加到分钟单元电路的脉冲端口上，而是需要经过一个非门后再加到分钟单元电路的脉冲输入端上。同时，还要给这部分进位电路并联一个开关（详见总电路图），且在接通电源之前应保持该开关的闭合状态，接通电源后应先断开该开关，然后再接通脉冲单元电路，否则将不能保证整个电路的零状态。