常用集成逻辑门电路的逻辑功能测试.ppt

任务二 任务目标与要求 任务二目录 任务基础知识 任务基础知识一——分立元件门电路 任务基础知识二——TTL集成门电路 1.CMO反相器 （1）uA＝0V时，TN截止，TP导通。输出电压uY＝VDD＝10V。 （2）uA＝10V时，TN导通，TP截止。输出电压uY＝0V。 任务基础知识三——CMOS集成门电路 2.CMOS与非门、或非门、与门、或门、与或非门和异或门 CMOS与非门 ①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。 ②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。 CMOS或非门 ①只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。 ②只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。 与门 Y=AB=AB 或门 Y=A+B=A+B CMOS与或非门 CMOS异或门 3.CMOS OD门、TSL门及传输门 CMOS OD门 CMOS TSL门 ①E=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。 ②E=0时，TP2、TN2均导通，TP1、TN1构成反相器。 可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。 CMOS 传输门 ①C＝0、 ，即C端为低电平（0V）、 端为高电平（＋VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。 ②C＝1、 ，即C端为高电平（＋VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uo＝ui。 4.CMOS数字电路的特点及使用时的注意事项 （1）CMOS电路的工作速度比TTL电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在3～18V，抗干扰能力比TTL电路强。 （4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。 （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路适合于特殊环境下工作。 （7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。 CMOS数字电路的特点 使用集成电路时的注意事项 （1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。 （2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。 （3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。 附: 门电路的常见逻辑符号 与门 或门 非门 F=A?B F=A+B A B F A B F A B F A B F ? A B F A B F ? A 1 F A F A F A F 与非门 或非门 OC门 (两输入与非) A B F A B F A B F ? A B F A B F ? A B F A B F A B F A B F ? 国标 A B A B A B 国家标准 三态门 (两输入与非) 与或非门 + A B C D F A B C D F ? 任务技能训练一——硬件实验 ⑴验证常用门电路的逻辑功能。 ⑵掌握4种常用集成门电路对信号的控制作用。 ⑶了解CMOS集成电路的使用规则。 一、实验目的和任务 实验一 常用集成逻辑门电路的逻辑功能测试 二、实验内容及步骤 1.门电路逻辑功能测试 ⑴或非门电路 ⑵异或门电路 门电路逻辑功能表 0 1 0 1 0 0 1 1 B