数电课程设计2.ppt

2、D/A、A/D的主要性能指标 （2）求和放大器A：为一个接成负反馈的理想运算放大器。即：AV＝∞，iI＝0，Ro＝0。由于负反馈，存在虚短和虚断，即V－≈V＋＝0， iI＝0。 3.输出电压的计算： 取RF＝R / 2，则输出电压为 上式标明，输出的模拟电压与输入的数字量Dn成正比。 为了克服这个缺点，在输入数字量较多时可采用图11.2.3所示的电路。 11.2.2 倒T形电阻网络D/A转换器 总的电流为 由于 对于n位输入的倒T形电阻网络D/A转换器，在求和放大器的反馈电阻为R时，其输出的模拟电压为 图11.2.6为采用倒T型电阻网络的单片集成D/A转换器CB7520(AD7520)的电路。 输出电压为 注：在使用CB7520时需要外接运算放大器，反馈电阻可以采用内部的电阻R，也可以外接反馈电阻接到Iout1和vo之间。外接参考电压VREF必须有足够的精度，才能确保应有的转换精度。 一 取样 2.编码： 4.量化方式： b. 四舍五入量化方式 11.3.3 并联比较型A/D转换器 11.3.3 并联比较型A/D转换器 11.3.3 并联比较型A/D转换器 3、工作原理： 由上述逻辑式画出图11.3.8所示 1.并联比较型A/D转换器的优点是转换速度快，转换时间可达50ns以下。另外此电路可不用取样－保持电路，因为比较器和寄存器有这样的功能。 数字电路设计课题 数字电子钟 在实验室所做的内容： 要求：使用74160芯片设计一个能显示小时和星期的计数器。显示0～23和1～7，并要求有校时功能。 ＆ 1 1 1 ＆ 1 1 1 显示0～23和1～7实验电路 CP 电气081 、（19周）上午 8:30~10:00 电气082、 （19周）上午 10:00~11:30 电气083、 （19周）下午 13:30 ~15:00 电气084 （19周）下午 15:00~16:30 自己设计电路 ，一人一组，每组90分钟独立完成。 卷面分数分布图 20 10 20 10 20 10 10 第一章 第二章 第三章 第四章 第五章 第六章 综合 第十章 11.3.3 并联比较型A/D转换器 则比较器输出均为低电平，当CLK上升沿到来后，所有的触发器状态置成0，即d2 d1 d0＝000 图11.3.6 若 11.3.3 并联比较型A/D转换器 图11.3.6 则比较器C1输出为高电平，其他为低电平。当CLK上升沿到来后，触发器的状态置成0000001，则d2 d1 d0＝001，依此类推。 若 11.3.3 并联比较型A/D转换器 特点： 2.并联比较型A/D转换器的缺点是需要较多的电压比较器和触发器, n 位需要2n-1比较器 3.并联比较型A/D转换器的转换精度主要取决于量化电平的划分，划分越细，精度越高，但所用的比较器和触发器的数目越多。另外转换精度与参考电压、电阻及运放也有关。 电子技术 数字电路部分 课程设计 数 字 电 子 钟 题目 ：数字电子钟 设计要求： 1、设计一个具有“时”、“分”、“秒”的十进制数字显示（“时”从00~23）的电子钟。 2、具有校时功能。 3、用中、小规模元件实现所选定的电路。 4、画逻辑电路图并写出设计总结报告。 　５、要求画出的逻辑电路图和写出的设计总结报告字、图清楚整洁。 数字电路设计课题 1、数字电子钟的基本原理： 数字电子钟一般由振荡器、分频器、译码器、显示器等几部分组成。这些电路都是数字电路中应用最广的基本电路 。 数字电子钟的基本框图 译码器 译码器 译码器 译码器 译码器 译码器 计数器 (时十位) 计数器 (时个位) 计数器 (分十位) 计数器 (分个位) 计数器 (秒十位) 计数器 (秒个位) 校时控制 振荡器 分频器 振荡器产生的时标信号送到分频器，分频器将时标信号分频成每秒一次的方波作为秒信号。 译码器 译码器 译码器 译码器 译码器 译码器 计数器 (时十位) 计数器 (时个位) 计数器 (分十位) 计数器 (分个位) 计数器 (秒十位) 计数器 (秒个位) · · 校时控制 振荡器 分频器 秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。 译码器 译码器 译码器 译码器 译码器 译码器 计数器 (时十位) 计数器 (时个位)