第4章存储器.doc

第4次课 第4章 4.1.1 存储器的分类 （留到后面相应地方再讲） 不同角度观察，有不同的分类。P70图4.1是在计算机中的作用分类。 4.1.2 存储器的层次 （留到后面相应地方再讲） 存储器的3个指标：速度、容量、位价。 缓存—主存层次：解决CPU-主存速度不匹配问题。 主存—辅存层次：解决存储系统容量问题。 现代计算机都具有缓存、主存、辅存3级存储系统。 逻辑（虚拟）地址概念 P72 物理（实际）地址概念 P72 虚实地址转换：由硬件和操作系统完成，对应用程序员透明。 4.2.1 概述 上图：现在MAR、MDR做在CPU内了。译码器的输出端只一根有效。点画线内是主存的概念。 上图是：主存与CPU联系的概念。 存取时间：从收到地址起，到数据读出或写入止的时间。 存取周期：本次访存开始，到连续下次访存开始的时间。=存取时间+存取器恢复时间。 存储容量=存储单元个数 * （存储单元字长 / 8） /8是将位单位变成字节单位 存储器带宽：存储器交换数据的速度。单位时间内存储器能存取的信息量。 片选信号决定芯片能否工作。有效能工作，无效不能工作。一般规定0：有效。 地址译码器输出端只有一根有效。该图是单地址译码芯片。如果单元增多，则地址译码器输出端线数相对增加很多。 地址译码器输出端只有一根有效。该图是双地址译码芯片。如果单元增多，地址译码器输出端的线数和相对增加少。 上图是双地址译码的位元。T1~T4构成静态触发器。内部结构省略，只描述了存储位元的外围电路。 读操作,用PPS112讲 写操作,用PPS113讲 Intel 2114 芯片矩阵结构示意图如下： 只有有效行列交叉点的存储元才被打通。Intel 2114 芯片一次打通4个存储元。 Intel 2114 芯片读操作,用PPS115讲 Intel 2114 芯片写操作,用PPS124讲 前面的双译码图只有一组。本图4组，每组16列 Pps133讲 Pps134讲 使用教材P81上的笔录，和Pps135 讲 开关。b低（0）a、c断； b高（1）a、c通 负载电阻ac 。a、c通，但制造工艺，使它有一定的电阻。 动态RAM的刷新(不讲计算，只讲概念) 刷新：增强存储元原来的信息。为了提高刷新效率，都是一次刷一行存储元。 集中刷新： 在规定的刷新周期内，以行为单位，对全部的存储单元刷新一次。 要求：必须在存储元数据刚要忘记之前刷新一次。 有死区。 2、分散刷新： 访问一次存储器，紧接着刷一行。 无死区。存储单元不多，可能刷新过频繁。 3、异步刷新：读写一段时间，刷新一部分，再读写一段时间，再刷新一部分…..。 有短死区。 学习指导：不要求刷新的相关的计算。今后工作用不上计算。硬件系统设计者才需要计算。 第4课作业 补1、存储器的3个指标是什么？ 补2、存储器的缓存—主存层次，主要解决什么问题？存储器的主存—辅存层次，主要解决什么问题？ 补3、什么是逻辑（虚拟）地址？什么是物理（实际）地址？ P72 补4、虚实地址转换由什么完成，对什么程序员是透明？ 4.5题 补5、半导体存储芯片，有哪几类引出脚？ 补6、半导体存储芯片内部，采用双译码器比采用单译码器的主要好处是什么？ 补7、不做在作业本上，自觉看懂p76图4.9,、图4.10，p77图4.11、p78图4.13、p79图4.14的工作原理。 4.8题 4.9题 第5次课 只读存储器 ROM ROM基本器件有两种：MOS型（金属氧化物半导体管）、TTL型（三极管逻辑半导体管）。 P88图4.27：每列最上的、连Vcc的是负载电阻管。 行列交叉处的管子是开关管。只有一行被选中（为1）。没选中的行，行线上为0，行列交叉处的管子呈高阻（无效）。只有选中的行，选中的列，行列交叉处的管子对输出有影响。 有管子，使“放大器”的输入线为0，“放大器”反相后为，使输出为：1。无管子，使“放大器”的输入线为1，“放大器”反相后为，使输出为：0。 掩膜ROM ( MROM ) 程序由厂家写入，以后不可改变。 图4.29 PROM,由用户写入，写入后只能将1改为0，不能将0改为1。（TTL型） SiO2是结缘体。P90图4.30有错，S、D要各连N’。 4、EEPROM 电可搽除。搽除的环境和工作的环境不同。 5、Flash Memory 闪速存储器 （U盘），搽除的环境和工作的环境相同。 存储器与CPU的连接 芯片地址线并接在地址总线上。 芯片控制线并接在对应的控制总线上。 芯片数据线分别接在数据总线的不同的数据线上。 芯片地址线并接在地址总线