计算机体系结构实验报告.doc

ECUST 《计算机体系结构》 实验报告 专 业 计算机 班 级 计071 姓 名 xxx 学 号 xxx 成 绩 指导教师 FIFO先进先出存储器实验 实验地点 一教211 实验日期 2010-5-25 实验目的 掌握FIFO 存储器的工作特性和读写方法。 实验设备 PC 机一台， TD-CMX 实验系统一套。 实验原理 本实验用FPGA 芯片来实现一个简单的8 位×4 的FIFO，本实验用FPGA 芯片来实现一个简单的8 位×4 的FIFO，器件的接口信号如图3-2-1，内部逻辑图如下图3-2-2。 其各信号的功能为： EMPTY：FIFO 存储器空标志，高电平有效。 FULL：FIFO 存储器满标志，高电平有效。 RST：清FIFO 存储器为空。 FIFOWR：FIFO 存储器写入信号，低电平有效。 FIFORD：FIFO 存储器读信号，低电平有效。 ID0～ID7：FIFO 存储器输入数据线。 OD0～OD7：FIFO 存储器输出数据线。 内部逻辑图设计的顶层原理图如下: 实验操作及运行结果 按照上述功能要求及管脚说明，进行FPGA 芯片设计，其引脚电路图如图3-2-4 所示。 （2）关闭电源，按图3-2-5 实验连线图接线。确保接线正确后打开实验系统的电源。 （3）编辑、编译所设计的程序，打开实验系统电源，将下载电缆插入FPGA 单元的JTAG 口，把生成的SOF 文件下载到FPGA 单元中去。 （4） 接线图中B03 和B04 是FIFO 空状态、满状态指示信号，分别接到扩展单元指示灯E0、E1 上，用来反映FIFO 当前的状态。注意：系统总清后FIFO 输出的数据是无效的，因为当FIFO 总清后，读计数器的输出被清零，此时多路开关选择输出C0 中的数据，而C0 中的数据是不确定的。当第一次对FIFO 进行写操作后，FIFO 输出的数据开始有效。简单的说，空标志位无效时，FIFO 的输出有效。每读一次，FIFO 的输出改变一次，指向下一个数据。当FIFO满标志有效时，不允许再对FIFO 进行写操作，否则会引起系统错误。 本实验最终结果与预期相同： 按动系统右下脚的CLR 清零开关可使读、写信号计数清零。 这时指示灯E0 亮，表示FIFO 为空。使用CON 单元编号为SD27 到SD20 的开关模拟输入总线给出一个数据，按动时序与操作台单元的开关ST，可将该数写入到FIFO 中。这时指示灯E0 灭，表示FIFO 中已经有数据存在，说明当前FIFO 的输出是有效的；依次写四次后，FULL 满标志置位，这时指示灯E1 亮；然后连续按动开关KK，给出读信号，将顺序读出所存的四个数，扩展总线的数据显示灯EB7 到EB0 显示所读出的数据，四个数全部读出后，EMPTY 空标志置位。 实验中出现的问题和解决方法 这个实验电路连接比较简单，没有遇到接线问题。 本实验关键在于对实验过程的理解，时间主要花在对实验箱熟悉上面，包括输入端口和输出端口对应指示灯的位置的熟悉。 实验二 实验名称 多通路的运算器与寄存器堆设计实验 实验地点 一教211 实验日期 2010-5-26 实验目的 1． 了解多通路的运算器与寄存器堆的组成结构。 2． 掌握多通路的运算器与寄存器堆的工作原理及设计方法。 实验设备 PC 机一台， TD-CMX 实验系统一套。 实验原理 1．ALUREG 单元的结构 ALUREG 单元由运算器和双端口寄存器堆构成，通过不同的控制信号SEL1、SEL0 产生不同结构的运算器。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B。 SEL0 和SEL1 用于选择运算器和寄存器堆的通路： (1)当SEL1=0、SEL0=0，ALU 的输出D7…D0、REG（右口）的输出OUT7…OUT0 和ALU与REG 的输入IN7…IN0 接到CPU 内总线上时，如图1-2-1 所示，寄存器堆只能从右口进行操作，相当于只有一组控制线的单端口寄存器堆，一般计算机组成原理实验涉及到的运算器和寄存器就是采用这种结构。 (2)当SEL1=1、SEL0=0，REG（右口）的输出OUT7…OUT0 和ALU 与REG（右口）的输入IN7…IN0 接到CPU 内总线上时，运算器和双端口寄存器堆的结构如图1-2-2 所示，寄存器堆由两组控制信号来分别进行控制，每组控制信号都可以相对独立的对寄存器堆进行读写操作，同时增加了执行专用通道A 总线，以利于提高指令执行的效率。 (3)当SEL1=1、SEL0=1，REG（右