级EDA实验指导.docVIP

实验一一、实验熟悉Quartus软件的基本操作，Quartus软件、实验内容 ENTITY Encoder IS PORT ( En: IN Std_logic; I: IN Std_logic_Vetor(7 DOWNTO 0); A: OUT Std_logic_Vetor(2 DOWNTO 0); Idle: OUT Std_logic ); END; ARCHITECTURE Behavior OF Encoder IS BEGIN PROCESS (En, I) BEGIN IF En=‘1’ THEN IF I(7)=‘1’ THEN A=111”; Idle=‘0’; ELSIF I(6)=’1’ THEN A=”110” Idle=?? ELSIF IF I(5)=co’1’ THEN A=”101”; Idle=?? ELSIF I(4)=‘1’ THEN A=“100”; Idle=‘0’; ELSIF I(3)=‘1’ THEN A=“011”; Idle=‘0’; ELSIF I(2)=‘1’ THEN A=“010”; Idle=‘0’; ELSIF IF I(1)=‘1’ THEN A=“001”; Idle=‘0’; ELSIF IF I(0)=‘1’ THEN A=“000”; Idle=‘0’; ELSE A=“000”; Idle=‘1’; END IF; END PROCESS; END; 三、实验报告要求 给出验证结论，附带仿真波形，并根据波形解释结论。 实验异或门一、实验内容 1．熟悉Quartus软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计） 2．用逻辑图和VHDL语言设计一个异或门。 二、电路要求 1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。 2．预习报告内容有： 异或门的逻辑图； 用VHDL语言设计异或门； 3．实验结束前，要填写实验卡，将异或门的仿真波形画在实验卡上。 三、电路功能介绍 异或门（XOR） 用途：异或门是一种用途广泛的门电路。典型应用是作为加法器的单元电路。 逻辑图 真值表 A B OUT 0 0 0 0 1 1 1 0 1 1 1 0 三、实验报告要求 1、提交VHDL原始代码 2、提交综合后的电路图 3、提交仿真波形 实验 译码器与编码器的设计与仿真一、实验内容1．参照芯片74LS138的电路结构用逻辑图和VHDL语言设计3-8译码器 2．参照芯片74LS148的电路结构用逻辑图和VHDL语言设计8-3优先编码器。 二、实验要求1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。 2．预习报告内容有: 8-3编码器、3-8译码器的逻辑表达式； 8-3编码器、3-8译码器的逻辑图； 用VHDL语言设计8-3编码器、3-8译码器。 3．实验结束前，要填写实验卡，将以上2种电路的仿真波形画在实验卡上。 三、电路功能介绍1．741488-3优先编码器（8 to 3 Priority Encoder） 用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用键盘里就有大家天天打交道的码器，当你敲击按键时，被键盘里的码器成计算机能够识别的ASC码。码器码器的。 逻辑框图 逻辑功能表INPUTS OUTPUTS EN 0N ?1N??2N? 3N? 4N? 5N ?6N? 7N? A2?? A1? A0 EO GS 1 ×?? × × × × × × × 1???? 1?? 1 1 1 0 ×?? × × × × × ×?? 0 0?? 0?? 0 0 1 0 ×?? × × × × × ?? 0?? 1 0? ? 0?? 1 0 1 0 ×?? × × × × ?? 0?? 1?? 1 0? ? 1?? 0 0 1 0 ×?? × × × ? 0?? 1? ? 1?? 1 0? ? 1?? 1 0 1 0 ×?? × × 0?? 1?? 1?? 1?? 1 1?? 0?? 0 0 1 0 ×?? × ?? 0?? 1?? 1? ? 1?? 1?? 1 1? ? 0?? 1 0 1 0 × ?? 0?? 1?? 1?? 1?? 1??