计体名词解释提纲.docx

Chapter 1The Principle of Equivalence of Hardware and Software：任何可以利用软件实现的事情可以利用硬件来实现。反之，任何可以利用硬件来实现的事件也同样可以利用软件来实现。Moore’s Law：硅芯片的密度每18个月翻一番。The computer level hierarchy：第6层用户执行的程序第5层高级语言C++, java, FORTRAN等第4层汇编语言汇编语言代码第3层系统软件操作系统，库代码第2层机器指令体系结构第1层控制系统微代码或硬导线连接第0层数字逻辑电路电子线路，逻辑门等Three hardware system：一个中央处理器：一个控制单元。一个算数逻辑单元（ALU）。若干个寄存器。一个程序计数器。一个主存储器系统。一个I/O系统。Fetch-decode-execute cycle：取指-译码-执行周期。Chapter 4The function of a CPU：CPU的主要功能是负责提取程序的指令，并对指令进行译码，然后按程序的顺序对正确的数据执行各种操作，即取指、译码、执行指令。Bus：总线是一组导电线路的组合，它作为一个共享和共用的数据通道将系统内的各个子系统连接在一起。Master：主设备是最初响应的设备。Slave：从设备是响应主设备请求的设备。Point-to-point：点对点。连接两个特定设备。Multipoint：多点。要求多个设备共享的总线。Three different types of buses：数据总线：用于CPU与主存储器、CPU与I/O接口之间传送数据；地址总线：用于CPU访问主存储器或外部设备时，传送相关地址；控制总线：用于传送CPU对主存储器和外部设备的控制信号按种类：处理器-内存总线：处理器与机器匹配内存系统之间；I/O 总线：连接各种不同带宽的各种设备 ；底板总线：将计算机的所有部件在主板上连接起来 。 The four types of bus arbitration：菊花链仲裁方式。 集中式平行仲裁方式。采用自选择的分配式仲裁方法。采用冲突检测的分配时仲裁方法。The function of an I/O interface：(1)对传送数据提供缓冲、隔离和寄存 (2)对信号的形式和数据的格式进行转换 (3)对I／O端口进行寻址 (4)与CPU和I／0设备进行联络Interrupt：中断就是改变（或中断）系统正常执行流程的各种事件。Include：I/O请求出现算法错误算术下溢或上溢硬件故障用户定义的中断点页面错误非法指令其他原因The functions of all of MARIE’s registers：AC：累加器， 用来保持数据值. 它是一个通用寄存器 作用是保 持CPU需要 处理的数据；MAR:存储器地址寄存器，保持被引用数据的存储器地址；MBR：存储器缓冲寄存器，保持刚从存储器中读取或者将要写入存储器的数据；PC:程序计数器，保持程序将要执行的下一条指令的地址；IR：指令寄存器，保持将要执行的下一条指令；InREG:输入寄存器，保持来自输入设备的数据；OutREG:输出寄存器，保持要输出到输出设备的数据。Instruction in MARIE works：?Load X：将存储单元X中的内容装到AC寄存器；?Store X：将AC中的内容存放到地址X 处的存储器单元中；?Add X：将存储在地址X 处的数据值加到AC累加器中；④Subt X：类似于Add指令,从累加器中减去存储在地址X 处的数值,然后将计算结果返回到AC中；⑤Input：将来自输入设备的任何输入数据首先发送到InREG寄存器,然后再转移到AC中⑥Output：将AC中的内容先放到寄存器OutREG,然后发送到输出设备上；⑦Halt：没有与寄存器有关的操作,该指令简单地使机器终止程序的执行；⑧Skipcond：如果给定的条件为真,则会跳过下一条指令；⑨Jump X：指令执行一个转向给定地址X处的无条件分去转移.所以,在执行这条指令时,地址X必须先行装入到PC中；⑩Clear：指令会将累加器的全部二进制位设置为0；Fetch-decode-execute：CPU首先提取一条指令，即将指令从主存储器转移到指令寄存器；接着对指令进行编码，即确定指令的操作码和提取执行该指令所需的数据；然后是执行这段指令，即执行指令规定的各种操作。Microprogramming：即使用软件来进行控制控制线。Microcode：用微代码编写的翻译器。CISC：复杂指令集。RISC：精简指令集。Opcode: 操作码表示的是要执行的指令。Chapter 5ISA：指令系统体系结构，是计算机软件和硬件之间的接口。Endian：位段指的是计算