微型计算机接口 第3章 IO端口地址译码技术.ppt

* 计算机接口技术 * 3．设计 采用74LS138译码器设计微机系统板上的端口地址译码电路，如图3.2所示。 图3.2 微机系统配置的I/O端口地址译码电路 * 计算机接口技术 * 4.讨论 * 计算机接口技术 * 1．要求 设计某微机实验平台板的I/O端口地址译码电路，要求平台上每个接口芯片的内部端口数目为4个，并且端口地址可选，其地址选择范围为300H～31FH。 2．分析 开关式译码电路可由译码器、地址开关、比较器或异或门几种元器件组成。 先分析3个元器件的工作原理，然后根据题目要求进行电路设计。 DIP开关有两种状态，即合（ON）和断（OFF）。所以，要对这两种状态进行设定，可以设置DIP开关状态为ON=0，OFF=1。 我们采用74LS85 4位比较器。比较器的作用是把比较器A组与B组的比较，转换成了地址线的值与DIP开关状态的比较。为此，把它的A组4根线与地址线连接，B组4根线与DIP开关相连。74LS85比较器比较的结果有3种：A＞B，A＜B，A=B。我们采用A=B的结果，并令当A=B时，比较器输出高电平。这意味着，当4位地址线的值与4个DIP开关的状态相等时，比较器输出高电平，否则，输出低电平。 将比较器的A=B输出线连到译码器74LS138的控制线G1上，因此，只有当4位地址线（A6～A9）的值与4个DIP开关（S0～S3）的状态各位均相等时，才能使74LS138的控制线G1=1，译码器才工作，否则，译码器不能工作。所以，如果改变DIP开关的状态，则迫使地址线的值发生改变，才能使两者相等，从而达到利用DIP开关来改变地址的目的。 例3.3 开关式I/O端口地址译码电路的设计 * 计算机接口技术 * 3．设计 根据上述分析可设计出平台板上开关式I/O端口地址的译码电路， 如图3.3所示。 图3.3 用比较器组成的可选式译码电路 * 计算机接口技术 * 从图3.3中可看出，高位地址线中，A9A8A7A6的值由DIP 开关的S3S2S1S0状态决定，4位开关有16种不同的组合，也 就是可改变16种地址。 按图3.3中开关的状态不难看出，由于S3和S2断开，S1和S0合上，故使A9=A8=1，A7=A6=0，而A5连在74LS138的 上，故A5=0。A4A3A2三根地址线作为74LS138的输入线，经译码后可产生8个低电平有效的选择信号 ～ ，作为实验平台板上的接口芯片选择。最后剩下2根低位地址线A1和A0未参加译码，作为寄存器选择，以实现每个接口芯片内部拥有4个端口。 可见，图3.3的设计完全满足300H～31FH端口地址范围和每个接口芯片内部具有4个端口的设计要求，正好与前面表3.3中所列出的端口地址分配表一致。 4.讨论 * 计算机接口技术 * 例3.4 采用GAL的端口地址译码电路设计 1．要求 利用GAL器件设计MFID多功能微机接口实验平台的I/O端口地址译码电路，其地址范围为300H～31FH，包括8个接口芯片，每个接口芯片内部拥有4个端口，每个端口可读可写。 2．分析 本例要求使用GAL器件作译码器。先讨论如何选用GAL器件，再讨论如何利用所选的GAL来设计译码电路。一般是根据所需输入线和输出线的数目，来选用GAL器件的型号。 （1）GAL的输入线 根据题目的要求，参加译码的有地址线和控制线，从地址范围300H～31FH可知，10根地址线取值如表3.7所示。 0 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 0 0 0 IX IX IX ？ ？ 表3.7 GAL器件的300H～31FH范围的译码器地址线取值 * 计算机接口技术 * 在表3.7中，10位地址线的设置是：高5位地址为A9=A8=1，A7=A6=A5=0，固定不变，保证起始地址3000H；中间三位地址 A4～A2（IXIXIX）由GAL内部译码，产生8个片选；最低两位地址 A1A0（？？）不参加译码，由接口芯片内部产生4个端口。 为了减少送到GAL的输入线数目，将参加译码的8根地址线做了一些处理，把其中A9～A5五根地址线经过与非门之后，其输出线YM接到GAL芯片（见图3.5），因此，实际上送到GAL参加译码的只有4根地址线。 控制线有3根，除AEN外，还有IOR和IOW也参加译码，满足译码产生的端口既可读又可写。所以，GAL的输入线有4根地址线和3根控制线，共7根。 （2）GAL的输出线 根据题目要求，需要8个片选信号 ～ ，所以，GAL的输出线有8根。 由于所要求的输入线、输出线都在8根线以内，故选择GAL16