《硬件设计语言及电路仿真》本科教学大纲(new).docVIP

上海建桥学院本科课程教学大纲 【硬件设计语言及电路仿真】 【HDL Hardware Description Language and circuit simulation】 一、基本信息 课程代码：课程学分：面向专业： 课程性质： 开课院系：使用教材： 2009】 辅助教材参考教材2008】 先修课程4）】 二课程简介 EDA工具平台（QuarutsII、Modelsim等开发软件）对可编程芯片（FPGA或CPLD）进行电路或系统的设计、仿真、下载与调试。第二部分基于硬件描述语言进行数字电路系统的设计与仿真则是该门课程的核心内容。这部分重点介绍目前比较流行的硬件描述语言——Verilog HDL语言，以及它的基本语法、基本结构、建模方法、模块调用以及模块测试等。并且给出不少目前较为常用的数字电路模块的编程实例，如加法器、编码器、译码器、数据选择器等组合逻辑电路，触发器、锁存器、计数器、移位寄存器等时序逻辑电路，以及Mealy状态机、Moore状态机等等。通过本课程的学习，使学生能够比较熟练地使用QuartusII等常用EDA软件对可编程芯片进行一些简单电路系统的设计，如交通灯控制电路，LED点阵显示，自动售货机控制电路，音乐播放器等。 三选课建议 四课程 了解可编程逻辑器件的基本知识，EDA发展历程及EDA设计流程，以及常用的EDA工具。熟悉硬件描述语言的基本结构、建模方式、常用电路模块的设计实例。重点掌握借助于EDA开发工具用硬件描述语言设计可编程芯片电路系统的方法。 五课程内容 理解现代数字系统设计的特点及可编程逻辑器件的基本知识； 教学内容： 1. EDA发展历程及EDA设计流程 2. 可编程逻辑器件 3. PLD的设计流程 重 点： 现代数字系统设计的特点。 难 点： CPLD和FPGA可编程芯片的内部结构。 第二部分 Quartus II集成环境和Modelsim测试环境 教学目的及要求： 掌握QuartusⅡ开发平台的使用；掌握Modelsim的使用 教学内容： 1．Quartus II开发工具的设计流程 2．Modelsim工具的仿真流程 重 点： 利用Quartus II开发工具进行数字系统的整体设计；利用Modelsim工具进行verilog HDL代码的测试。 难 点： Quartus II开发工具的使用 第三部分 硬件描述语言 教学目的及要求： 掌握Verilog HDL程序的基本结构，掌握数字系统行为建模和结构建模方法；掌握VerilogHDL语言中可综合语句的描述方法；掌握模块的调用、测试等方法。 教学内容： 第1章：初识Verilog HDL 1）掌握模块的基本结构 2）了解预处理指令、参数声明、注释等语句 第2章：数据类型与表达式 1）掌握整形常量的书写方法 2）掌握wire变量、reg变量的声明、赋值的方法 3）掌握表达式中的各类操作符 第3章：行为建模方法 1）掌握用于组合逻辑建模的assign赋值语句 2）掌握always、initial、语句块、条件判断语句、循环语句等 第4章：结构建模方法 1）掌握内置基元的调用方法 2）了解用户定义的基元UDP 3）掌握模块实例化的方法 第5章：任务、函数及其他 1）掌握任务、函数的定义与调用方法 2）了解系统任务和系统函数的使用方法 第6章：编写测试程序 1）掌握测试模块的基本结构 2）掌握各类测试激励的书写方法 3）了解从文本文件中直接读取测试向量的方法 重 点： VerilogHDL程序基本结构、行为建模和结构建模方法、测试程序的书写方法。 难 点： 过程赋值中阻塞赋值与非阻塞赋值的区别；结构建模中UDP的编写、基元的调用以及模块实例化；测试程序中各种激励的书写方式。 第四部分 建模实例 教学目的及要求： 掌握各类组合逻辑、时序逻辑、状态机等模块的编写方法，并结合实例讲解。 教学内容： 第7章：初级建模实例 1）了解触发器、锁存器、计数器、移位寄存器等时序逻辑电路的建模实例 2）了解加法器、编码器、译码器、数据选择器等组合逻辑电路的建模实例 第8章：高级建模实例 1）了解Moore状态机的建模实例 2）了解Mealy状态即的建模实例 第9章：程序综合实例 1）掌握可综合设计的概念 2）了解组合逻辑电路的可综合实例 3）了解时序逻辑电路的可综合实例 重 点： 各类组合逻辑、时序逻辑、状态机等模块的建模方法 难 点： 了解代码和具体电路之间的关联，“可综合设计”的规则。 六、课内实验名称及基本要求 1． QuartusⅡ软件的使用和开发步骤（2学时）