VHDL试题.docx

一.?选择填空(每题4分，共40分)1..MAX7000结构中包含五个主要部分，即逻辑阵列块、宏单元、扩展乘积项（共享和并联）、可编程连线阵列、I/O控制块。2．EDA的设计输入主要包括（原理图输入）、状态图输入、波形图输入和HDL文本输入。3.?当前最流行的并成为IEEE标准的硬件描述语言包括具VHDL??和????Verilog???????????。4.?常用EDA工具大致可分为?设计输入编辑器?、HDL综合器?、?仿真器、?适配器?和?下载器?5个模块。5.?CPLD结构特点为?以乘积项结构方式构成逻辑行为；???FPGA结构特点为?以查表法结构方式构成逻辑行为??。7.?VHDL中最常用的库是??IEEE??????标准库，最常用的程序包是??STD-LOGIC-1164???程序包。常用的四种库是IEEE库、STD库、WORK库及VITAL库。IEEE库是VHDL设计中最常用的库，它包含有IEEE标准的程序包和其他一些支持工业标准的程序包。8.?VHDL程序的基本结构9.?基于EDA软件的FPGA?/?CPLD设计流程为：原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试。10.?源文件保存时，建议文件名尽可能与该程序的实体名保持一致。11.?资源优化可以分为资源共享，逻辑优化、串行化。速度优化分为流水线设计,寄存器配平和关键路径法。12.?三类数据对象：变量、常量和信号。13.?在VHDL中有逻辑操作符、关系操作符、算术操作符和符号操作符四类操作符，如果逻辑操作符左边和右边值的类型为数组，则这两个数组的尺寸，即位宽要相等。在一个表达式中有两个以上的算符时，需要使用括号将这些运算分组。如果一串运算中的算符相同，且是AND、OR、XOR这三个算符中的一种，则不需要使用括号。14.?时序电路产生的条件：利用不完整的条件语句的描述。15.?结构体中的可综合的并行语句主要有七种：并行信号赋值、进程、块语句、条件信号语句、元件例化语句、生成语句和并行过程调用语句。顺序语句有赋值语句、流程控制语句、等待语句、子程序调用语句、返回语句和空操作语句。16.?顺序语句只能出现在进程中，子程序包括函数和过程。并行语句不放在进程中。17.?进程本身是并行语句，但其内部是顺序语句2、本质区别：18.?P247—248自己解决去！19.?P248标志符的命名规则20.?三种主要的状态编码为：状态位直接输出型号编码、一位热码编码和顺序编码。特点P21521.?非法状态的产生原因：1、外界不确定的干扰2、随机上电的初始启动22.??VHDL要求赋值符“=”?两边的信号的数据类型必须一致。23.??综合的概念：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。二、名词解释EDA：Electronic?Design?Automation??电子设计自动化LPM：Library?of?Parameterized??MODULES可编程模块库?JTAG：联合测试行动小组HDL：硬件描述语言LUT：查找表PLD：可编程逻辑器件RTL：寄存器传输级EAB：嵌入式阵列块SOC：单芯片系统GAL：通用逻辑阵列器件PCB：印刷电路板FSM：有限状态机UART：串口（通用异步收发器）ISP：在系统编程IEEE：电子电气工程师协会考的：VHDL：超高速集成电路硬件描述语言ASIC：专用集成电路IP：知识产权核三．选择题21.IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于硬IP的正确描述为__________。?a)提供用VHDL等硬件描述语言描述的功能块，b) 但不c) 涉及实现该功能块的具体电路；d)提供设计的最总产品----掩膜；e)以网表文件的形式提交用户，f) 完成了综合的功能块；MAX7000结构中包含五个主要部分，即逻辑阵列块、宏单元、扩展乘积项（共享和并联）、可编程连线阵列、I/O控制块。电子系统设计优化，主要考虑提高资源利用率减少功耗----即面积优化，以及提高运行速度----即速度优化；1、IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。A????A?.软IP?????B.固IP??????C.硬IP????????D.都不是、2、下列状态机的状态编码，_________方式有“输出速度快、难以有效控制非法状态出现”这个特点。AA．状态位直接输出型编码记处????B．一位热码编码???????C．顺序编码??????? D．格雷编码2??????大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__