模拟CMOS集成电路设计 09 运算放大器.ppt

第九章模拟运算放大器 模拟运算放大器的一些重要参数 运放的性能参数（1） 运放的性能参数（3） 运放的性能参数（2） 单级运算放大器 单级放大器接成单位增益缓冲器 “套筒式”共源共栅(Cascode)运放 “套筒式” 运放跟随器连接时的输出摆幅 利用自举电路扩展共模和输出电压范围 折叠式共源共栅放大器（1） 折叠式共源共栅放大器（2） 套筒式与折叠式共源共栅运放的区别 折叠式共源共栅运放（2） 套筒式与折叠式运放差模增益的区别 套筒式与折叠式运放折叠点的区别 NMOS差分输入对管的折叠式运放 单端输出套筒式运放 三层叠共源共栅套筒式运放 套筒式与折叠式运放的比较分析 两极运放 双端输出的两极运放 单端输出的两极运放 带自举电路的单端输出两极运放 单端输出的两极运放 利用负反馈提高小信号输出电阻 增益提高运放的原理 增益提高运放的实现 差分增益提高运放（1） 差分增益提高运放（2） 各种不同运放的性能比较 共模反馈（ CMFB ）的概念（1） 共模反馈的概念（2） 共模反馈的概念（3） CMFB的原理结构图 电阻检测的CMFB 采用源跟随器的CMFB 测量和控制输出共模电平 控制输出共模电平的另一种方法 利用深线性区工作的MOS管的CMFB 采用线性器件的CMFB 控制输出共模电平的另一种方法 控制输出共模电平的改进电路 为抑制沟道长度效应的CMFB 阻性 CMFB 一种实用的共模反馈技术 转换速率SR（Slew Rate） 简单 运放的小信号工作 运放中的转换 低到高变化时的转换 高到低变化时的转换 套筒式运放中的转换 折叠式运放中的转换（1） 折叠式运放中的转换（2） 由于转换后过驱动恢复造成的长稳定过程 限制X点和Y点摆幅的箝位电路 本章基本要求 静态工作点可以“目测”的简单差动对 静态工作点不能“目测”的简单差动对 高增益恒流源负载差分放大器的简化模型 缺点是R1、 R2需很大(为什么？) ，版图面积、寄生电容和噪声会很大。 请画出左图的差模半电路。 为保证大摆幅时M7、M8不截至，I1、I2需较大值。 V0min=VGS7+VonI1,大约增加了一个阈值电压VTN。 假定M7、M8工作于深线性区 M7、M8限制了输出电压摆幅,要减小M7、M8两端的电压降，必须采用大?器件，会使CP寄生电容明显增加。 输出共模电平是器件参数的函数 M7、M8的电压降不会影响输出电压摆幅，但会减小输入共模电压范围。 输出共模电平依然是器件参数的函数。 若I1跟踪ID9, (W/L)16= (W/L)7+(W/L)8 , Voutcm＝VREF M15、M9由于沟道调制效应 , ID15? ID9, Voutcm ? VREF 减小M15、M9的沟道调制效应, 使ID15＝ ID9, Voutcm = VREF 这里RF为不影响差模增益需要很大的值吗? V0 对于小的阶跃响应(M1、M2均未截至)，运放表现出斜率正比与输入阶跃幅度的线性斜坡。 对于大的阶跃响应，运放表现出具有不变斜率的线性斜坡。 SR = V/S = I/C 假定R1+R2很大 若IP?ISS，转换速率与IP无关 低频差模增益Ad 单位增益带宽 最大功率带宽 输出电压(流)摆幅 线性 噪声与失调 转换速率SR 共模抑制比CMRR 电源抑制比PSRR 运算放大器(简称运放)是许多模拟系统和模数混合信号系统中的一个完整部分。大量的具有不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或虑波。伴随着每一代CMOS工艺，由于电源电压和MOS管沟道长度的减小，为运放的设计不断提出复杂的课题。如低电压工作中的全摆幅运放(Rail to Rail Amp)、多极运放的设计等等。理解和学好运放知识是为今后更好从事模拟电路设计的基础，也是对前面所学知识的一种运用与实践。 差模开环增益Ad：运放工作于线性区时，其输出电压与差模输入电压之比，常用分贝dB表示。 开环带宽BW（小信号带宽）：开环增益下降3dB（或直流增益的0.707倍）时所对应的信号频率。也称f3dB带宽。 全功率带宽BWP（大信号带宽）：运放跟随器连接时，当输入正弦大信号后，在额定负载、一定的失真条件下，运放输出电压幅度达到最大时所对应信号频率。 输出峰-峰电压Vopp(输出摆幅) ：指在特定负载条件下, 运放能输出的最大电压幅度, 即输出摆幅。 线性：运放开环有很大的非线性，全差动运放可以减小非线性，负反馈也可以减小非线性，开环增益越大，负反馈后带来的非线性就越小。 等效输入噪声电压：屏蔽良好、无信号输入的集成运放，在其输出端产生的任何交流无规则的干扰电压。普通运放该值约为10～20uV 输入失调电压Vos：在运放零输入时为使输出为零需在输入端所加的直流电压。通常以BJT作为差分输入级的运放Vos较小，约