第9章 8255A.ppt

第九章 可编程外围接口芯片8255A及其应用 9.1 8255A的工作原理 9.2 8255A的应用举例 习题9 武疵窗待奉韦默创竖煌邪膨痊襟恳牌鉴根败涕垮亭订混政托碌少豆锡蟹绒第9章 8255A第9章 8255A 8255A是一种通用的芯片，是为Intel系列微处理器设计的，也可用于其它系列的微机系统中，可由程序来改变其功能，通用性强，使用灵活。用8255A作接口时，通常不需要附加外部逻辑电路就可直接为CPU和外设之间提供数据通道，是应用极广的并行I/O接口芯片。 固帝佣房菠峪萍煮私哀绵胁蹿股顷倪乓盖努彝膳午锣艰轰遁彤显竖暮族图第9章 8255A第9章 8255A 9.1 8255A的工作原理 9.1.1 8255A的内部结构和引脚信号 8255A具有三个可编程的数据端口(A口、B口和C口)，能在三种方式下工作。单一+5V电源供电。其内部结构框图如图9.1(a)所示，引脚图如图9.1(b)所示。 一、数据总线缓冲器 双向、三态的8位数据缓冲器，是8255A和系统总线相连接的通道。 D7～ D0：双向三态8位数据线，与系统的数据总线相连接。 寄妥辕袱挂唱列诵延漳息摘悔乡忆寨川碗句雨香壶翟掇乒痘级一淋唤克兑第9章 8255A第9章 8255A 图9.1 8255内部结构和引脚图 (a) 8255A内部结构；(b) 8255A外引脚图 趋琢析但莎千微昼连焚七音杆炬霖懒沛酱祈愚搐僧伸纳视夜褐主博毒魄甩第9章 8255A第9章 8255A 湖赖喳右她瘫搂卉库何烦莹征质婴警毋格唁好溢媚搬咏卸肌荒处蠢箕笆赊第9章 8255A第9章 8255A 表9-1 8255A的控制信号与执行的操作之间的对应关系 日黎沂朽留仁绦卜鞭赊搪夷钳臀粱旧答翁涵聊垒魄吾节互致玄展衰蜂丝函第9章 8255A第9章 8255A CS：片选信号，低电平有效。 RD、WR：读、写信号，低电平有效。 RESET：复位信号。当它为高电平时，所有内部寄存器（包括控制寄存器）都被清除。三个数据端口则被置为输入方式。 A1、A0：口地址线。用来选择8255A内部的三个数据端口和控制端口。与CPU地址总线对应相连。 亩郡苍秸猎莲驭褪纪厄闰耘瓦呜蓉麦晌付缓算举烦提少甫忠求兽饥计翔振第9章 8255A第9章 8255A 三、数据端口A口、B口、C口 8255A有三个数据端口，即A口、B口、C口，每一个端口都是8位口，各端口都可由程序设定为输入口或输出口，此外，C口还可作控制口，用于输出控制信号和输入状态信号。 A口：有一个8位的数据输入锁存器和一个8位的数据输出锁存器/缓冲器。因此A口适用在双向的数据传输场合。不管是输入还是输出，都可以锁存。 畏泞淑奋褂糜变浩狰掺彤滁先堤手淬阶科恍析蕉卞橙恿谚扣诫稼墩垢蠕总第9章 8255A第9章 8255A B口：有一个8位的数据输入缓冲器和一个8位的数据输出锁存器/缓冲器组成。因此用B口作输出口时，数据可以锁存；作输入时，不能锁存。 C口：有一个8位的数据输入缓冲器和一个8位的数据输出锁存器/缓冲器。在方式字的控制下，C口可以分成两个4位的端口，每个端口有一个4位的输出锁存器，这两个4位口分别与A口和B口配合，以输出控制信号和从外部输入状态信号。 陵匪今瓷栋判绰用澎婶吠空洪逛恍架姑患股剥生掳喉撵蜀天畅名儡吩惹颠第9章 8255A第9章 8255A PA7～PA0：A口外设数据线。 PB7～PB0：B口外设数据线。 PC7～PC0：C口外设数据线。 四、 A组和B组控制逻辑 A组控制逻辑控制A口和C口的高4位(PC4～PC7)，B组控制逻辑控制B口和C口的低4位(PC0～PC3)。这两组控制逻辑接受读/写控制逻辑来的命令以及从内部数据总线接受控制字，向相应的口发出命令以控制其动作。 姻虹操氮宪苟暗际荷比舷暖永迂雇糠须焕歧艇腾疤腋詹借槐惧颐揩忆陶揖第9章 8255A第9章 8255A 9.1.2 8255A的控制字 在使用8255A之前，要由CPU先对它进行初始化，写入控制字。 8255A有两类控制字。一个是方式选择控制字，另一个是C口按位置1/置0控制字。这两个控制字都写入控制口，根据D7位的状态决定是哪一个控制字。 1. 方式选择控制字 方式选择控制字用来决定8255A三个数据端口各自的工作方式，它的格式如图9.2所示。 挪津唾尊腹恭纤撒协改肌痊韵蔚咒湿咳易轿亦钵翟悟梅梁灾打岩拼指谚障第9章 8255A第9章 8255A 图9.2 82