chipscope使用方法.doc

chipscope的学习与使用 (1) chipscope有三个主要的功能： 1、ChipScope Core Inserter 配置ICON核 配置ILA核 触发参数、捕获参数、网线连接 2、ChipScope Pro Analyzer 初始化边界扫描链，选择芯片型号 配置芯片(JTAG CLOCK) 设置触发条件 观察信号波形 3、ChipScope Pro Generator 生成ICON核 生成ILA核 通过功能1生成了一个CDC文件，在这个CDC文件中需要配置一下触发参数的个数、深度以及连接。 最后工程需要重新run一下。 功能1通过后，可以双击Analyze Design Using ChipScope来启动分析仪，通过分析仪可以查看CDC 文件中配置的连线的波形。 功能3是一个集成功能，它把功能1和功能2集成为一个功能。 功能3需要打开ChipScope Pro Generator软件，在这个软件中新建一个工程，配置芯片型号以及合适的语言(Verilog HDL)，配置ICON核和ILA核。 之后在工程中加入这两个文件：xxx_icon.xco和xxx_ila.xco文件 在工程.v文件中加入ICON核和ILA核的调用，这时不需要把cdc文件，而且CDC文件需要从工程中移除。 下面是一个小的例子(调用ICON核和ILA核)： wire [w_icon-1 : 0] con; wire [w_trig-1 : 0] p_data; xxx_icon u_icon(.CONTROL0(con)); xxx_ila u_ila(.CLK(clk),.CONTROL(con),.TRIG0(p_data)); 最后再打开分析仪就可以来查看波形了，如果需要有时候可以再次加载CDC文件。 以下是具体的操作说明： ChipScope Pro Generator打开方式：(见图 《软件打开》) 开始-程序-Xilinx ISE Suite 12.4-ISE Design Tools-CORE Generator 打开这个软件后，新建一个工程。 保存这个工程时出现Project Options对话框 选择 Part项，配置相应的参数：Family,Device,Package,Speed Grade 选择 Generation项，配置Design Entry 为Verilog 点击OK保存配置 在Search IP Catalog框中输入 ICON (见图 《ICON打开》) 双击 ICON (ChipScope Pro - Integrated Controller) 配置 Component_Name (xxx_icon) 选择 Number of Control Ports 一般为1 配置 Boundary Scan Chain 一般为USER1 最后点击Generate 等待一会儿，等待生成Core 在Search IP Catalog框中输入 ILA 双击 ILA (ChipScope Pro - Integrated Logic Analyzer) 1.03a 配置 Component_Name (xxx_ila) 配置 Number of Trigger Ports 这个数目一般为1就足够用了 配置 Sample On 这个选项里只有两个：一个是上升沿，一个是下降沿，看自己的情况来定 配置 Sample Data Depth 这个是采样的个数 这个自己来定 点击Next 配置Trigger Port Width 这个数目为你要查看所有数据的总的位宽数目。 (比如说，我想查看reg [15:0] data的情况，可以输入16) 配置完成点击 Generator就可以了。 等待生成CORE完成。 关闭 Xilinx CORE Generator界面 将生成的xxx_icon.xco 和 xxx_ila.xco文件加入到工程目录下。 (见图《加入工程》ledWater_icon和ledWater_ila就是加入的文件) 在 xxx.v文件中加入 Core模块的引用 xxx_icon u_icon(.CONTROL0(dat1)); xxx_ila u_ila(.CLK(dat2),.CONTROL(dat1),.TRIG0(dat3)); 说明： dat1默认是[35:0] dat1 是36位宽，这个可以自己定义一个。 dat2是时钟 dat3是你要查看的波形数据集合 注意： 上面的操作完成以后，需要在 Generate programming File 上右击，选择P