高速数字电路中的终端匹配技术.docx

/thread-19-1-1.html高速数字电路中的终端匹配技术摘要 PCB板上的导线具有电阻、电容和电感等电气特性。当导线的阻抗与导线两端外接负载不匹配时会导致信号产生反射现象，从而引起信号完整性（SI）问题。一般来说，减少SI 问题的常用方法是在传输线上增加端接元件，这称之为终端匹配技术。本文介绍了常用的几种终端匹配技术：包括并行连接的终端匹配、串行连接的终端匹配、戴维南终端匹配、AC 终端匹配和基于二极管的终端匹配。# k; [1 N2 b. f. u关键词 信号完整性?电路设计?终端匹配技术 随着数字电路时钟速度的提高，信号完整性（SI）已成为越来越关心的问题。当电路中信号能以要求的时序、持续时间和电压幅度到达负载IC 时，该电路就有很好的信号完整性。当信号不能正常响应时，就出现了信号完整性问题。象误触发、阻尼振荡、过冲、欠冲等信号完整性问题会造成时钟间歇振荡和数据出错。在实际的PCB 板上的导线具有电阻、电容和电感等电气特性，驱动器的输出阻抗通常小于PCB 互联信号线的特征阻抗，而PCB 互联信号线的特征阻抗一般来说也小于接收器的输入阻抗。这种阻抗的不连续性就会导致设计系统中信号反射的出现。在高速数字电路设计中，PCB 板线路上的电容和电感会使导线等效于一条传输线。传输线上的阻抗会使信号达不到规定的电压幅度，线路阻抗与外接负载不匹配会产生信号反射现象，这些都会引起信号完整性问题。 一般来说减少信号完整性问题的常用方法是在传输线上增加端接元件。端接元件是一些无源元件，如电阻和电容。终端匹配技术就是利用这些元件在传输线和负载间实现阻抗匹配从而防止SI 问题。电阻可以用来匹配传输线阻抗与接收器的阻抗，而电容则可以用来限制电压的变化从而削弱阻尼信号的能量。最常见的无源终端匹配技术包括并行连接的终端匹配技术、戴维南终端匹配技术、串行连接的终端匹配技术以及AC 终端匹配技术等。了解不同的终端匹配技术各自的优、缺点有助于选择适合的终端匹配技术用于PCB 板设计以控制SI问题。以下就对这几种终端匹配技术进行一个简单的介绍。 [1 p8 r# G+ D- R1并连终端匹配8 K% @! |; y0 ?1 y* a 并联终端匹配是最简单的阻抗匹配技术, 通过一个电阻R 将传输线的末端（可能是开路，也可能是负载）接到地或者接到VCC 上（见图1）。电阻R 的值必须同传输线的特征阻抗Z0 匹配，以消除信号的反射。如果R 同传输线的特征阻抗Z0 匹配，那么匹配电阻将吸收造成信号反射的能量，而不管匹配电压的值。在数字电路的设计中，返回通路上吸收的电流通常都大于电源上提供的电流。将终端匹配到VCC 可以提高驱动器的能力，而将终端匹配到地则可以提高地上的吸收能力。所以，对于50%占空比的信号而言，将终端匹配到VCC 要优于将终端匹配到地。- N- ?4 \9 ]5 ???]) G + z j7 Z+ j. R9 j 图1 并联终端匹配技术 并联终端匹配的优势是这种类型的终端匹配方式仅需要一个额外的元器件。这种技术的缺点在于终端匹配电阻会带来直流功耗，匹配电阻的值通常为50Ω 到150Ω ，所以在逻辑高和逻辑低状态下都会有恒定的直流电流从驱动器流入驱动器的直流负载中。另外并联终端匹配也会降低信号的高输出电平。将TTL 输出终端匹配到地会降低VOH 的电平值，从而降低接收器输入端的抗噪声能力。 c2 _6 h4 b- E2 戴维南终端匹配技术$ f$ ?2 A5 D/ ?; z3 g 戴维南终端匹配技术也叫做双终端匹配技术，它采用两个电阻R1 和R2 来实现终端匹配（见图2）。根据戴维南终端匹配设计规则，戴维南电压VTH=VR2 必须确保驱动器的IOH和IOL 电流在驱动器的性能指标范围以内。R1 通过从VCC 向负载注入电流来帮助驱动器更容易到达逻辑高状态；R2 帮助通过向地吸收电流来将驱动器下拉到逻辑低状态。当R1 和R2 的并联同信号线的特征阻抗Z0 匹配时可以加强驱动器的扇出能力，并且减小由于信号占空比的变化导致的功耗的改变。 . S ?- g* u4 ~% f5 e0 j7 f5 [% z1 g: w8 y9 q3 D3 @. P. _, l# N$ m?图2 戴维南终端匹配技术 X+ z x. ]* j: |% e0 ]3 o: A1 M 戴维南终端匹配的优势在于终端匹配电阻仍然是作为上拉电阻和下拉电阻来使用，它能够有效地抑制信号过冲，使得信号的偏摆缩小，从而加强了系统的噪声容限。戴维南终端匹配技术同样通过向负载提供额外的电流也减轻了驱动器的负担，这部分额外的电流在大的信号摆动电压系统比如基于5V 和3.3V 的CMOS 和BiCMOS 的系统中显得尤为有益。戴维南终端匹配需要有存在着比例关系的两个电阻在VCC 和地之间有额外的线路连接，