acer双核架构及上电时序图.pptVIP

下载本文档

2
0
约5.84千字
约 10页
2017-02-19 发布于上海
举报
版权申诉

acer双核架构及上电时序图.ppt

1、本文档共10页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

* CLK_PCIE_MINI1 (100 MHz) CLK_PCIE_MINI1# (100 MHz) CLK_PCIE_PEG# (100 MHz) CLK_PCIE_PEG (100 MHz) CLK_ICH14 (14 MHz) CLK_MCH_BCLK# (133 MHz) AG1 Clock Block Diagram CPU GMCH Calistoga CLK_CPU_BCLK (133 MHz) CLK_CPU_BCLK# (133 MHz) CLK_MCH_BCLK (133 MHz) Crystal 14.318MHz CPUC1 CPUT1 CPUC0 PCLK_PCM (33 MHz) CLKGEN ICS954305 X1/X2 CARDBUS PCI7412 1394Controller Card Reader CPUT0 DDR2 NORMAL TYPE DDR2 NORMAL TYPE M_CLK_DDR1/# PCICLK1 PCICLK4 MINI PCI PCLK_MINI (33 MHz) PCICLK2 Crystal 10MHz KBC H8 ICH7-M X1/X2 RTC 32.768kHz PCICLK_F0/ITP_EN USB48/FSLA REF1 CODEC ALC883 MDC ACZ_BITCLK AC_BTCLK_MDC Crystal 24.576MHz CLK48_ICH (48 MHz) CLK_ICHPCI(33 MHz) PCLK_KBC (33 MHz) SRCT8 CLK_PCIE_MINI2 (100 MHz) FWH PCICLK3 SRCC8 CLK_PCIE_MINI2# (100 MHz) CLK_PCIE_ICH(100 MHz) CLK_PCIE_ICH#(100 MHz) SRCT9 SRCC9 SRCT5 SRCC5 Graphic ATI M54P/M56P LAN BCM4401E Crystal 25MHz SRCT1 SRCC1 SRCT2 SRCC2 SRCT3 SRCC3 CLK_PCIE_3GPLL (100 MHz) CLK_PCIE_3GPLL# (100 MHz) BCLK1 BCLK0 HCLKIN HCKLIN# GCLKP GCLKN CLK14 CLK48 PCICLK DMI_CLKN DMI_CLKP M_CLK_DDR0/# M_CLK_DDR3/# M_CLK_DDR2/# PCLK_FHW PCLK_LAN (33 MHz) SIO PC87392 PCLK_SIO (33 MHz) CLK14_SIO (14 MHz) CLK48_CARDBUS (48 MHz) Easy Port 4 CLK_PCIE_DOCK1 CLK_PCIE_DOCK1# (100 MHz) CLK_PCIE_DOCK2 CLK_PCIE_DOCK2# (100 MHz) (100 MHz) REF0 SRCT10 SRCC10 CLK_PCIE_LAN1 CLK_PCIE_LAN1# SRCT7 SRCC7 CLK_PCIE_SATA(100 MHz) CLK_PCIE_SATA#(100 MHz) SATA_CLKN SATA_CLKP SRCT4 SRCC4 MINI Card2 MINI Card1 (100 MHz) MINI Card1 CLK_PCIE_NEW (100 MHz) CLK_PCIE_NEW# (100 MHz) SRCC6 SRCT6 AG1 Power Budget Block Diagram 1D05V_S0 (Core/I/O) (2800mA) 1D5V_S0 (PCIE/SATA/USB) (950mA) 1D5V_S5 (USB/SUS/LAN/SUS) (270mA ) 3D3V_S0 (PCI/IDE) (190mA ) 3D3V_S5 (LAN/SUS) ( 390mA) 5V_S5 (SUS) (10mA) ICH7M VCC_CORE_S0 1D05V_S0 (CORE+VTT) 4800mA ) 3D3V_S0 (TVDAC) (160mA ) 1D8V_S3 (DDR II) (3100mA ) 2D5V_S0 (CRTDAC/A_LVDS) (138mA) 1D5V_S0(TVDAC/D_LVDS/PLL/PCIE/DDR IIHSIO) (3300mA) Calistoga Yonah 1D5V_S5 VC