CenterProcessUnitV.pptVIP

  1. 1、本文档共32页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
CenterProcessUnitV

第六章、中央控制器 谭志虎 (Tiger Stan) 主机基本组成 执行过程的操作 PC→AR PC+1→PC AR →ABUS→RAM→DBUS→DR DR→IR 0→AC 方框图表示 公操作 一条指令执行完后,CPU所进行的一些操作。 对外设请求的处理(中断,通道) 若无外设请求的处理,CPU则转而取下条指令。 由于取指令是每条指令都有的,所以,取指令也是公操作。 其他指令 LAD R0,(80) ADD R0,(81) JO 75 STA(R1),R0 HALT 主机基本组成 主机基本组成 主机基本组成 主机基本组成 执行指令过程 执行指令过程 主机基本组成 主机基本组成 主机基本组成 硬布线控制器(组合逻辑控制器) 硬布线控制器基本原理 微操作控制信号的函数表达式: C=?(Im·Mi·Tk·Bj) 例:读主存信号C3 ------ (RD) 取指令在M1被激活 或LDA ADD AND M3 C3=M1+M3(LDA+ADD+AND) C3=T2M1+T1M3(LDA+ADD+AND) 硬布线控制器基本原理 微操作控制信号的函数表达式: 设计过程 列出所有机器指令的流程图; 找出产生同一微操作控制信号的条件; 写出各微操作控制信号的布尔表达式; 化简各表达式; 利用电路或门阵列实现。 硬布线控制器特点 组成的网络复杂; 无规则; 设计和调试困难; 不可改变指令系统和指令功能 适用于VLSI 速度快 本章主要内容 CPU的功能和组成 控制器控制原理 指令周期(★★★) 时序产生器和控制方式 硬布线控制器 微程序控制器(★★★) 流水线处理器 微命令和微操作 控制部件与执行部件 二者通过控制线,反馈线联系 微命令 控制部件通过控制线向执行部件发出的 各种控制命令 微操作 执行部件接受微命令后进行的操作。 微命令与微操作… 打开或者关闭控制门的控制信号为微命令 微命令是控制信号最小,最基本的单位 微命令带来的执行部件的动作称为微操作 互斥性微命令 相容性微命令 微程序控制概念microprogramming control 一条指令的处理包含许多微操作序列 这些操作可以归结为信息传递、运算 将这些操作所需要的控制信号以多条微指令表示 执行一条微指令就给出一组微操作控制信号 执行一条指令也就是执行一段由多条微指令组成的微程序 微指令基本格式 微程序控制概念 将指令系统功能实现所需的控制信号以微指令为单位存储。微指令中的每一位对应一根控制信号线 每条指令对应一段微程序 微程序由若干条微指令构成 机器执行指令时逐条取出微指令执行,使得相应部件执行规定的操作,执行完微程序,也就给出了该指令所需要的全部控制信号,从而完成一条指令的执行。 微程序控制器组成原理框图 微程序存放示意图 * 2008-10 版权所有,引用请注明出处 CLA ADD 30 STA 40 NOP JMP 21 … 000 006 … 000 004 20 21 22 23 24 30 40 ALU 指令译码器 000 000 程序计数器 PC AR 地址寄存器 AR DR 缓冲寄存器DR AC 累加器 AC IR 指令寄存器 IR 操作控制器OC 时序产生器TG 执行指令控制 地址总线 ABUS 数据总线 DBUS CPU基本结构 PSW PSW CPU DR CLA ADD 30 STA 40 NOP JMP 21 … 000 006 … 000 004 20 21 22 23 24 30 40 ALU AC 000 020 AR CLA IR 指令译码器 操作控制器 时序产生器 程序计数器 PC 地址寄存器 AR 缓冲寄存器DR 累加器 AC 指令寄存器 IR 执行指令控制 地址总线 ABUS 数据总线 DBUS 000 020 CLA 000000000 CLA指令 000 021 +1 PC→AR→ABUS→RAM →DBUS→DR→IR PC+1 0→AC IR(A)→AR IR(A)→AR IR(A)→PC AR→RAM AC→DR DR→DBUS CLA ADD STA JMP NOP 取指令 执行指令 下一条指令 译码测试 公操作 PC→AR→RAM →DBUS→DR→IR PC+1 AR→RAM DBUS→DR DR→ALU ALU→AC PC→AR PC→BUS LDAR

文档评论(0)

118books + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档