计算机系统结构实验报告.doc

电 子 科 技 大 学 实 验 报 告 学生姓名： 学 号： 一、实验室名称：计算机学院实验中心 二、实验项目名称：计算机系统结构课程实验 三、实验原理： 1. 由教师给出一个具有基本功能的Verilog HDL流水线源代码； 2. 学生完成下面3个方面的内容： （1）自行设计汇编伪指令格式，完成一个能把自己的汇编指令转换成流水线CPU能够识别的二进制指令的汇编器，实现语言不限； （2）自行设计能够解决数据相关的机制并基于源代码进行扩展； （3）自行设计能够解决控制相关的机制并基于源代码进行扩展。 四、实验目的： 帮助学生理解流水线的运行机制和