1比特PCM码同步器的研究.doc

1比特PCM码同步器的研究 类别：测试仪表 作者：哈尔滨工业大学电子与通讯工程系342信箱（150001）吴芝路 张 博 任广辉 北京航天科技集团公司第一研究院第十四研究所（100076）林正枫 陈华杰 来源：《电子技术应用》 摘要：提出一种在遥测系统中PCM码同步时钟快速恢复的新方法，与过去使用的模拟/数字锁相环法进行了比较，并以此设计出种快速、宽带、高精度的PCM码时钟的再生电路。同时给出了该电路的性能分析及实验结果。 关键词：遥测系统 PCM解调 码同步 数字锁相环 当今世界航天、航空技术的飞速发展，对遥测系统的技术要求越来越高，提出了大容量高码速率、覆盖面宽、灵活性好、通用性强、必威体育官网网址性好等一系列较高的技术提标。在遥测系统中，码同步器的设计至关重要，它不仅用于监测输入的PCM码流，而且在获取字同步、帧同步、副帧同步以及数据存储、处理的过程中为系统提供一个准确的码同步时钟信号。 1 问题的提出 本系统使用NRZ-L（不归零线性码）码进行传输，用高电平表示“1”，用零电平表示（0），在码元期间电平保持不变，由于其不要求预先编码或做专门的处理，所以产生和编码简单。NRZ-L码的功率谱可以通过自相关函数求得，两者为傅氏变换对。 对于NRZ-L伪随机码序列（r级m序列），其周期p=2 r-1，根据自相关定义，在时域上将m序列与其自身延时求和，可以推导出m序列的自相关函数： 对它求傅氏变换得到m序列的功率谱函数： 由NRZ-L的功率谱可以看出，当f=f0时，Sx(f)=0，即NRZ-L随机序列中不存在基频——同步时钟分量。 由此可知，NRZ-L随机序列的频谱中含有直流分量且随着信号码值变化而变化。尤其当信息中包含长串的连“1”或连“0”时，由于信号不出现跳变，因而此时如何提取码同步信号就成了码同步设计的一个重点和难点。 2 锁相环路法及其缺陷 过去的码同步器由模拟锁环路来实现，它由鉴相器（PD）、低通滤波器（LPF）、压控振荡器（VCO）组成，如图1所示。 环路得到输入信号后，鉴相器对输入信号与压控振荡器的输出进行相位比较，产生误差电压，低通滤波器后控制压控振荡器输出的频率及相位，使两个频率的相位差减小。如果输入信号的频率和相位与压控振荡器的振荡频率接近，那末由于锁相环路的反馈特性将使压控振荡器的输出信号与输入信号保持同步，即“锁定”。此时频率差为零，相位差为一固定的常数。但是由于PD、LPF、VCO都是模拟电路，在电路的可靠性、稳定性和集成度方面都有其可克服的缺陷，尤其当输入信号的频率改变时，模拟电路适应性较弱，电路将得不改变许多参数。而数字电路由于只存在导通、截止两种状态，因此误操作的可能性很小，不存在VCO的非线性和鉴相器的零点漂移等问题。目前广泛使用超前/滞后式数字锁相环路来恢复码同步时钟，如图2所示。 锁相环路工作时，输入信号经微分器提取出边沿，与码同步信号二元鉴相，产生超前或滞后信号。此信号经一个低通滤波器去控制数控振荡器产生超前或后脉冲，调整相位，完成锁定过程。与模拟锁相环路法的同步相比，数字锁相环路法具有结构简单、可靠性高等优点。 锁相环路工作时，输入信号经微分器提取出边沿，与码同步信号二元鉴相，产生超前或滞后信号。此信号经一个低通滤波器去控制数控振荡器产生超前或滞后脉冲，调整相位，完成锁定过程。与模拟锁相环路法的同步相比，数字锁相环路法具有结构简单、可靠性高等优点。 通过上述介绍，可以发现上述锁相环路法（模拟/数字）存在着以下问题： （1）结构较复杂。即使是数字锁相环路法，也需要近100个触发器，比较耗费资源。 （2）同步建立时间与精度互为矛盾。锁相环路是一个反馈结构，这种反馈结构使它的同步建立时间和调整精度变成了一对矛盾。以数字锁相环路法为例，鉴相器PD输出的超前/滞后脉冲，如果输出脉冲步长较小，所需锁定时间较长，且失步后，重新锁定的时间也较长，丢失的数据较多，步长加大可以减少锁定所需时间，但同时锁定精度下降，产生矛盾。通常采用变阶的方法缩短同步建立时间并保持高精度，但同时产生了结构复杂的问题。 （3）带宽较窄。如果出现信号由于传输或器件发生漂移引起频率偏差较大的情况，锁相环码同步法将无能为力。 3 1bit同步器的设计原理 针对以上问题，本文介绍一种新型的全数字PCM码同步器，其特点是适应性好，频率跟踪快。整个系统由一个可编程数字滤波器、一个双这沿提