MT48LC4M32B2中文数据手册.doc

SDR SDRAM 128Mb: x32 SDRAM Features 型号：MT48LC4M32B2 – 1 Meg x 32 x 4 Banks 特征： pc100-兼容； 完全同步；所有信号都记录在系统时钟的上升沿； 内部流水线操作；每一个时钟周期可以改变列地址可编程突发长度：1，2，4，8，或整页自动预充电，包括并发自动预充电和自动刷新模式自刷新模式（不适用于AT器件）64ms, 4096-cycle refresh（商业和工业） —16ms, 4096-cycle refresh（汽车） 9．LVTTL-兼容输入和输出； 10.单个3.3V±0.3V电源支持CAS1，2，和3延时（CL）4 Meg x 32 (1 Meg x 32 x 4 banks)； 4M32B2 封装-OCPL --86-pin TSOP II (400 mil) TG --86-pin TSOP II (400 mil) Pb-free P --90-ball VFBGA (8mm x 13mm) F5 --90-ball VFBGA (8mm x 13mm) Pb-free B5 3.定时（周期） – 6ns (166 MHz) -6 A的平方 – 6ns (166 MHz) -6的3次方 - 7ns (143 MHz) -7的3次方 4.装订 :G/:L 5.工作稳定范围： -商业(0°C to +70°C) None -工业(–40°C to +85°C) IT -汽车(–40°C to +105°C) AT4 注意：1. 偏离中心的分型线。 仅适用于G版 可用性接触微米表1：关键时序参数CL = CAS延迟（读）速度等级RCD-RP-CL RCD (ns) RP (ns) CL (ns) -6A 167 3-3-3 18 18 18 -6 167 3-3-3 18 18 18 -7 143 3-3-3 20 20 21 表2：地址表参数4 Meg x 32 配置 1 Meg x 32 x 4 banks 刷新计数4K 行寻址4K A[11:0] 块寻址 4 BA[1:0] 列寻址256 A[7:0] 表3：128MB（X32）SDR产品型号部件编号结构MT48LC4M32B2TG 4 Meg x 32 MT48LC4M32B2P 4 Meg x 32 MT48LC4M32B2F5 4 Meg x 32 MT48LC4M32B2B5 4 Meg x 32