- 1、本文档共5页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验三数据通路基本逻辑组件设
实验三 数据通路基本逻辑组件设
实验目的
熟悉基本逻辑组件的设计方法,掌握基本组件的工作原理与设计方法。
进一步熟悉verilog编程及ISE开发环境。
实验设备
装有ISE10.1的PC机一台
EDK-3SAISE实验箱一台
实验内容
3.1
模块代码:
module Pc(clk,rst,ipc,opc);
input clk,rst;
input [31:0] ipc;
output reg [31:0] opc;
always @(posedge clk)
opc=rst?32hffffffff:ipc;
endmodule
module PcPlus4(ipc,opc);
input [31:0] ipc;
output [31:0] opc;
assign opc[31:0]=ipc[31:0]+4;
endmodule
仿真代码:
always #10 clk=~clk;
always #20 rst=~rst;
always #30 ipc=ipc+1;
3.2
模块代码
module NBitMux2to1(A,B,sel,F);
parameter n=4;
input [n-1:0] A,B;
input sel;
output [n-1:0] F;
assign F=(sel==1)?B:A;
endmodule
功能仿真测试代码
always #10 A=A+1;
always #20 B=B+1;
always #30sel=~sel;
3.3
模块代码
module three(in,out);
input[15:0] in;
output[15:0] out;
reg[31:0] out;
always@(in)begin
if(in[15]==1b1)
out={{16b1111111111111111},in};
else
out={{16b0000000000000000},in};
end
功能仿真测试代码
always #10 in=~in;
功能仿真测试时序图
3.4
模块代码
module Alu(A,B,Ctrl,F,zero);
input [31:0] A,B;
input [2:0] Ctrl;
output reg [31:0] F;
output reg zero;
always @*
begin
casex(Ctrl)
3b000:F=AB;
3b001:F=A|B;
3b010:F=A+B;
3b110:F=A-B;
3b111:F=AB?1:0;
default:F=32bxxxx_xxxx_xxxx_xxxx_xxxx_xxxx_xxxx_xxxx;
endcase
zero=(F==0)?1:0;
end
endmodule
module AluCtrl(AluOp,Func,Ctrl);
input [1:0] AluOp;
input [5:0] Func;
output reg [2:0] Ctrl;
always @*
casex(AluOp)
2b00:Ctrl=3b010;
2b01:Ctrl=3b110;
2b1x:
casex(Func)
6bxx0000:Ctrl=3b010;
6bxx0010:Ctrl=3b110;
6bxx0100:Ctrl=3b000;
6bxx0101:Ctrl=3b001;
6bxx1010:Ctrl=3b111;
default:Ctrl=3bxxx;
endcase
endcase
endmodule
功能仿真测试代码
always #20 A=A+1;
always #40 B=B+4;
always #80 Ctrl=Ctrl+1;
功能仿真测试时序图
文档评论(0)