数电实验报告-集成逻辑门功能测试实验.doc

数电实验报告-集成逻辑门功能测试实验.doc

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数电实验报告-集成逻辑门功能测试实验

数字电子技术实验报告 实验名称:集成逻辑门功能测试实验 实验要求 使用HDL设计逻辑功能函数表达式为:。 设计一个4选1多路选择器,并在开发板上验证。 完成4位数码管动态显示设计,实现将8个SW输入的两位十六进制对应的8421BCD码,显示在数码管上。 组合逻辑电路实验任务 任务1:逻辑功能函数表达式设计 HDL源文件gates1.v module gates1( input a, input b, input c, input d, output y ); assign y=~((ab)|(cd)); endmodule 约束文件gates1.ucf NET a LOC=P11; NET b LOC=L3; NET c LOC=K3; NET d LOC=B4; NET y LOC=M5; 仿真文件gates1test.v module gates1test; // Inputs reg a; reg b; reg c; reg d; // Outputs wire y; // Instantiate the Unit Under Test (UUT) gates1 uut ( .a(a), .b(b), .c(c), .d(d), .y(y) ); initial begin // Initialize Inputs a = 0;b = 0;c = 0;d = 0; // Wait 100 ns for global reset to finish #100; // Add stimulus here #100;a=0;b=0;c=0;d=1; #200;a=0;b=0;c=1;d=0; #200;a=0;b=0;c=1;d=1; #200;a=0;b=1;c=0;d=0; #200;a=0;b=1;c=0;d=1; #200;a=0;b=1;c=1;d=0; #200;a=0;b=1;c=1;d=1; #200;a=1;b=0;c=0;d=0; #200;a=1;b=0;c=0;d=1; #200;a=1;b=0;c=1;d=0; #200;a=1;b=0;c=1;d=1; #200;a=1;b=1;c=0;d=0; #200;a=1;b=1;c=0;d=1; #200;a=1;b=1;c=1;d=0; #200;a=1;b=1;c=1;d=1; #200; end endmodule 仿真结果 任务2:4选1多路选择器的设计与验证 HDL源文件mux41.v module mux41( input wire a, input wire b, input wire c, input wire d, input wire s, input wire w, output wire y ); assign y=~w~sa|~wsb|w~sc|wsd; endmodule 约束文件mux41.ucf NET a LOC=P11; NET b LOC=L3; NET c LOC=K3; NET d LOC=B4; NET s LOC=G3; NET w LOC=F3; NET y LOC=M5; 仿真文件testduoxuan4_1.v module mux41test; // Inputs reg a; reg b; reg c; reg d; reg s; reg w; // Outputs wire y; mux41 uut ( .a(a), .b(b), .c(c), .d(d), .s(s), .w(w), .y(y) ); initial begin // Initialize Inputs a = 0;b = 0;c = 0;d = 0;s = 0;w = 0; // Wait 100 ns for global reset to finish #100; #100;a=1;b=1;c=0;d=0;s=0;w=1; #200;a=1;b=1;c=0;d=0;s=1;w=0; #200;a=0;b=1;c=0;d=1;s=1;w=1; #200; end endmodule 仿真结果 任务3:4位数码管动态显示设计 HDL源文件x7heg.v module x7heg( input wire[7:0]x, input wire clk, input wire clr, output reg[6:0]a_to_g, output r

文档评论(0)

haihang2017 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档