数电实验报告一.doc

姓名：谭国榕 班级：12电子卓越 学号：201241301132 实验一 逻辑门电路的研究 一、任务 1．熟悉实验室环境及实验仪器、设备的使用方法。 2．掌握识别常用数字集成电路的型号、管脚排列等能力。 3．熟悉74 LS系列、CMOS 4000B系列芯片的典型参数、输入输出特性。 4．掌握常规数字集成电路的测试方法。 二、实验设备及芯片 双踪示波器（DF4321C）1台 信号发生器（DF1641B1）1台 数字万用表（UT58B）一台 数电实验箱1个（自制） 芯片2个：74LS04 CD4069 。 三、实验内容 1. 查阅芯片的PDF文件资料，分清管脚名与逻辑功能的对应关系及对应的真值表。 74LS04： CD4069： 2．静态测试 验证 6非门74LS04、4069逻辑功能是否正常，并用数字万用表测量空载输出的逻辑电平值（含高、低电平）。 芯片 74LS04 CD4069 管脚 1 2 3 4 1 2 3 4 电平 0 4.50 0 4.49 0 5.11 0 5.14 1 0.10 1 0.11 1 0.00 1 0.00 （注：高电平为1，低电平为0） 结论：由表格可以看出，CD4069输出的高电平比74LS04高，输出的低电平比74LS04低，所以CD4069的噪声容限相对于74LS04来说较大，故其抗干扰能力强。 3．动态测试 测逻辑门的传输延迟时间：将74LS04、4069中的6个非门分别串接起来，将函数发生器的输出调为方波，对称，幅度：0－5V，单极性，加至第一个门的输入端，并用示波器的通道1观察；用示波器的通道2观察最后一个非门的输出信号，对比输入输出波形以及信号延迟时间。 调节方波信号： 74LS04输出延迟特性： CD4069输出延迟特性： 芯片类型 六个非门输出延迟时间（μs） 一个非门输出延迟时间（ns） 74LS04 0.13 22 CD4069 0.18 30 输出延迟时间的实验数据表： （注：时间数据均为平均值） 结论：74LS04的输出延迟比CD4069的输出延迟要短，说明前者的工作速度比后者快。 4．观察电压传输特性 用函数发生器的输出单极性的三角波，幅度控制在5伏，用示波器的X-Y方式测量TTL、CMOS逻辑门的传输特性，记录波形并对TTL、CMOS两种类型电路的高电平输出电压、低电平输出电压以及噪声容限等作相应比较。 (1) 调节函数发生器的输出：单极性三角波，对称，幅度：5V，频率：500Hz，从函数发生 器的下部50Ω输出端输出信号； 如图： (2) 扫描方式改为X-Y，CH1、CH2 接地，调光标使其处于左下角附近； (3) CH1 用 2.0V/DIV（DC），接函数发生器输出（即非门的输入）；CH2 用 0.2V/DIV（DC），接非门输出。 (4) 记录示波器波形（如图）。 74LS04传输特性： CD4069传输特性： （5）记录实验数据。 输入\输出电压 芯片类型 TTL（74LS04） COMS（CD4069） 低电平输出电压（V） 0.2 0.01 低电平输出的输入电压（V） 1.5—5.0 2.75—5.0 高电平输出电压（V） 3.0—4.5 4.7—5.1 高电平输出的输入电压（V） 0.0—1.2 0.0—2.5 （6）结果分析。 在同样的门互联下： 噪声容限 芯片类型 TTL（74LS04） COMS（CD4069） 高电平的噪声容限（V） 1.5 2.2 低电平的噪声容限（V） 1.0 2.65 总的噪声容限（V） 1.0 2.2 由表格数据可知，若要使74LS04的输出为高电平（即电压为3.0V以上），则输入电压必须低于1.2V，若要使74LS04的输出为低电平（即电压为0.2V以下），则输入电压必须高于1.5V；如果同样的门电路互联，高电平的噪声容限为3.0V－1.5V=1.5V，低电平的噪声容限为1.2V－0.2V=1.0V。 而要使CD4069的输出为高电平（即电压为4.7V以上），则输入电压只要低于2.5V；要使其输出为低电平（即电压为0.01以下），则输入电压只要高于2.75V。如果同样的门电路互联，高电平的噪声容限为4.7V－2.5V=2.2V，低电平的噪声容限为2.75V－0.1V=2.65V。 CMOS（CD4069）噪声容限大于TTL的LS系列门电路，并且差不多为两倍的关系。CMOS门电路的抗干扰能力较强。 四、实验心得 通过这次实验学会了示波器的基本用法，并且明白了示波器可以用来显示输入与输出的特性曲线的一个重大好处，通过用示波器来显示的特性曲线可以减少了人工绘图的误差。