第二章 运算器.pptVIP

* * 先举例：5位二进制加法。再导出一般规律。 * 先举例：5位二进制加法。再导出一般规律。 * 先举例：5位二进制加法。再导出一般规律。 * 先举例：5位二进制加法。再导出一般规律。 第二章 运算器 学习要点： 1、掌握二进制二进制数的加法运算的用逻辑电路实现； 2、掌握半加器、全加器的概念 3、掌握运算器的工作原理。 4、了解三态门缓冲器（E门电路） 第二章 运算器 运算器实现两个数的算术或逻辑运算，如加减运算，与或运算。 ALU运算器 寄存器B 累加器A 第一节加减法运算器 例1 四位二进制加法运算 A 加数 0 1 0 1 B 被加数 0 1 1 1 C 进位 1 1 1 S 和 1 1 0 0 第一节 加减法运算器 一、半加器 只有加数和被加数参加运算，而不考虑低位进位的加法器。半加器真值表 A0 B0 C0 S0 0 0 0 0 0 1 0 1 1 1 1 0 1 0 0 1 input output 半加器 半加器逻辑表达式 S0 = A‘0B0+ A0B’0 = A0⊕B0 C0 = A0B0 A B C S 0 0 0 0 0 1 0 1 1 1 1 0 1 0 0 1 第一节 加减法运算器 二、全加器 设二进制数 a = An-1An-2…A1A0 b = Bn-1Bn-2…B1B0 （其中等号右面的带脚标的字母都代表一位数码），A0 B0的加法不考虑从右面的进位数，它们的加法就是半加，而其它位需要考虑前级的进位，全加器是包含前级进位的加法器。 显然，半加器只适合1位数运算 第一节加减法运算器 例2 二进制加法运算 A 加数 1 1 0 0 B 被加数 0 1 1 0 D中间进位 1 1 0 0 C 1 S 和 0 0 1 0 全加器的实现 全加器真值表 D是下级进位 A B D C S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 input output C=A’BD+AB’D+ABD’+ABD S=A’B’D+A’BD’+AB’D’+ABD 全加器的实现 C=A’BD+AB’D+ABD’+ABD+ABD+ABD =BD+AD+AB S=A’B’D+A’BD’+AB’D’+ABD =A’(B⊕D)＋A(B⊙D) =A’(B⊕D)＋A(B⊕D)’= A⊕(B⊕D) 三、多位加法器 加法器：个位是半加器，其它全加器 三、多位加法器 实际加法器不用半加器，全部由全加器组成 四、减法器 A-B=A+B的补码 B的补码= B’+1 A+(B’+1)=A+B’+1 由此看出减法器实际就是加法器中减数取反，最低位加1， 四、减法器 由此看出减法器实际就是加法器中减数取反，最低位加1， 五、加减法运算器 比较 五、加减法运算器 加法器和减法器的不同主要在减数取反和最低位的进位输入为1，我们可以通过控制实现。假如信号Sub是加减法控制信号，通过电路如何控制。减法时，控制Sub=1，其它时间为0。 Sub B Y 0 0 0 0 1 1 1 0 1 1 1 0 input output 加减法运算器 逻辑表达式为： Y=Sub’B+Sub B’=Sub⊕B Sub B Y 0 0 0 0 1 1 1 0 1 1 1 0 加减法运算器 逻辑表达式为： Y=Sub’B+Sub B’=Sub⊕B 加减法运算器 完整的加减法器电路 加减法运算器小结 本节介绍的是计算机加减法运算器的组成和工作原理。 先介绍的是能够完成一位二进制数加法的半加器和全加器， 然后将全加器和半加器组织在一起，就得到了能够完成加法运算的加法器。 将加法器的第二个加数输入端都放置反向控制器，并将最右端的半加器换成全加器，再连接出控制线Sub，就得到了加减法器。 * 先举例：4位二进制加法。再导出一般规律。在这个多位加法中，最低位只有2位数参加运算，高位有3位数参加运算。 * * * * 先举例：4位二进制加法。再导出一般规律。 * * 建议大家书写表达式时用上---代替‘。找学生证明异或与同或的关系 * 先举例：5位二进制加法。再导出一般规律。 * 在实际生产中，使用的器件种类越少越好。 * 先举例：5位二进制加法。再导出一般规律。 * 先举例：5位二进制加法。再导出一般规律。 * 先举例：5位二进制加法。再导出一般规律。 * 先举例：4位二进制加法。再导出一般规律。在这个多位加法