新编位微型计算机原理及应用李继灿主编.pptVIP

线选法的优点是不需要地址译码器，线路简单，选择芯片不须外加逻辑电路，但仅适用于连接存储芯片较少的场合。同时，线选法不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给编程带来了一定的困难。 (2) 全码译法 全译码法将片内寻址外的全部高位地址线作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。 前例： 4片2K× 8的存储芯片用全译码法构成8k × 8存储器，各个芯片的地址范围： 芯片 A19~A13 A12~A11 A10~A0 地址范围 0# 0…0 00 00000H~007FFH 1# 0…0 01 00800H~00FFFH 2# 0…0 10 01000H~017FFH 3# 0…0 11 01800H~01FFFH 00…0 11…1 00…0 11…1 00…0 11…1 00…0 11…1 全译码法的优点是每片(或组)芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高，如上例中，A11~A19共9根地址线都要参与译码。 ( 3)部分译码 部分译码即用除片内寻址外的高位地址的一部分来译码产生片选信号。 前例： 4片2K× 8的存储芯片用全译码法构成8k × 8存储器，需要四个片选信号，因此只要用两位地址线来译码产生。 由于寻址8K ×8存储器时末用到高位地址A19~A13，所以只要A12=Al1＝0，而无论 A19~A13取何值，均选中第一片，只要A12=0，A11=1，而无论A19~A13取何值，均选中第二片，…。也就是说，8KRAM中的任一个存储单元，都对应有2（20-13）＝27个地址，这种一个存储单元出现多个地址的现象称地址重叠。 从地址分布来看，这8KB存储器实际上占用了CPU全部的空间(1MB)。每片2K×8的存储芯片有1M／4=256K的地址重叠区，如下图所示：令未用到的高位地址全为0，这样确定的存储器地址称为基本地址。 0 1 2 3 8K ×8bit存储器 0000H 07FFH 0800H 0FFFH 1000H 17FFH 1800H 1FFFH 0 1 2 3 1M ×8bit存储空间 00000H 007FFH 00800H 00FFFH 01000H 017FFH 01800H 01FFFH 0 1 2 3 00200H 027FFH . . . 2K 2K 2K 2K 2K 2K 2K 2K 8Kbit 8Kbit . . . 地址重叠区示意图 本例中8K× 8存储器的基本地址即00000H~007FFH。 部分译码法较全译码法简单，但存在地址重叠区。在实际应用中，存储芯片的片选信号可根据需要选择上述某种方法或几种方法并用。 二、CPU与主存储器的连接 1．主存和CPU之间的硬连接 主存与CPU的硬连接有三组连线：地址总线(AB)、数据总线(DB)和控制总线(CB)，存储器地址寄存器(MAR)和存储器数据寄存器(MDR)是主存和CPU之间的接口。 DRAM与CPU的连接 SRAM或ROM与CPU的连接都比较简单，而DRAM由于行、列地址复用一组引脚,所以需用多路转换器；在行地址中，又要能接人刷新地址，因此也要有多路转换器。它与CPU间的接口电路如图所示。 三、PC机的存储器组织 数据总线一次能并行传送的位数．称为总线的数据通路宽度，常见的有8位、16位、32位、64位几种。但大多数主存储器常采取字节编址，每次访存允许读／写8位，以适应对字符类信息的处理。 1．8位存储器接口 如果数据总线为8位(如微机系统中的PC总线)，而主存按字节编址，则匹配关系比较简单。 对于8位(或准16位)的微处理器，典型的时序安排是占用4个CPU时钟周期，称为Tl~T4，构成一个总线周期，一个总线周期中读／写8位。 16位存储器接口 对于16位的微处理器8086(或80286)，在一个总线周期内可读／写两个字节，即先送出偶地址，然后同时读／写这个偶地址单元和随后的奇地址单元，用低8位数据总线传送偶地址单元的数据，用高8位数据总线传送奇地址单元