概述基本RS触发器几种时钟触发器的逻辑功能触发器的选择.pptVIP

触发器的分类方法有三种： 按有无动作的统一时间节拍（时钟脉冲）来分:有基本触发器（无时钟触发器）和时钟触发器。 按电路的结构来分:有主从触发器、维持阻塞触发器、边沿触发器和主从型边沿触发器等。 按逻辑功能来分:有 RS 触发器、D 触发器、JK 触发器、T 触发器、T’触发器。 同步 RS 触发器 1、电路组成及逻辑符号 它是由基本RS触发器和用来引入R、S及时钟脉冲CP的两个与非门而构成，如图所示。 CP=1时，C=1，TG1、TG4截止，TG2、TG3导通，输入通道被封锁，主触发器通过TG2保持CP上升沿到来前的一瞬间所接收的D信号，而从触发器Q的状态根据Z1的状态变化而变化。 它具有边沿触发器的特性，故称为主从型边沿D触发器。 主从触发器由互补的时钟脉冲分别控制两部分。 3、D触发器逻辑功能的表示 D触发器具有置0，置1的功能。 特性方程 当CP上升沿触发 D触发器的真值表和状态转换图 置1 1 1 0 1 1 1 置0 0 0 0 1 0 0 说明 D 维持阻塞边沿D触发器 1、电路结构和逻辑符号 各组成部分的功能 输入端D, 为异步置位端， 为异步复位端。作用是人为地置1或置0，连线1，2，3，4分别称为置0维持线，阻塞置1线，置1维持线和阻塞置0线。 SD=RD=1，D=0，CP=0时，G3、G4、G6输出1，G5输出0， ，Q保持不变。 SD=RD=1，D=0，CP=1时，G4输出为0， ，G6不变，G3，G5组成的基本RS触发器输入全为1，输出保持不变， 。G1、G2组成的RS触发器置0。 D=0时 维持阻塞D触发器工作原理 SD=RD=1，D=1，CP=0时，G3、G4输出1，G6输出0，G5输出1。 SD=RD=1，D=1，CP=1时，G3输出0，Q置1。 线1、2的作用保证D=0时，在CP上升沿瞬间使触发器置0。线3、4的作用保证D=1时，在CP上升沿瞬间使触发器置1。这样的触发器具有抗干扰能力、工作稳定可靠。 例 已知维持阻塞边沿D触发器输入CP和D信号的波形（已知 ），如图所示，试画出输出端Q和 的波形。 集 成 触 发 器 * 数字电子技术 集 成 触 发 器 概述 基本 RS 触发器 几种时钟触发器的逻辑功能 触发器的选择和使用 第4章 集成触发器 本章教学基本要求： 掌握 RS 触发器、JK 触发器、D触发器的逻辑功能 了解触发器的主要参数 熟悉 RS 触发器、JK 触发器、D 触发器的电路结构、工作原理和触发方式 本章教学基本要求 概 述 在数字电路系统中，经常采用触发器以及由它们与各种门电路一起组成的时序逻辑电路。 时序逻辑电路的特点是：输出状态不仅取决于当时的输入信号状态，而且还与原输出状态有关。 电路结构上存在反馈，使时序逻辑电路具有记忆功能，即在输入信号作用撤消后，能保持在输入信号作用时所具有的输出状态。 有两个稳定状态(简称稳态):用来表示逻辑 0 和 1。 在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。 一个触发器可存储 1 位二进制数码 触发器的基本特性 一、电路结构： 由两个与非门构成, 两个输出端,一个为Q,一个为 .正常情况下, 两个输出端是逻辑互补的,即一个为0,一个为1。两个输入输。“R”、“S”上面的非线,表示这种触发器输入信号为低电平有效. 4.1 基本 RS 触发器 二.基本工作原理 1、有两个稳定的状态 当Q=1时,G1输入端全为1,则G1输出为0, G2输入端有0,则G2输出端为1。 当输入端全为1时,输出端不变 1 1 1 1 0 1 0 规定：以Q输出端的状态为 触发器的状态 当Q=0时,G1输入端有0,则G1输出端为1, G2输入端全为1,则G2输出端为0 1 1 0 0 1 0 当输入端全为1时,输出端不变 1、有两个稳定的状态 2、在低电平信号作用下,触发器可以从一个稳态转换到另一个稳态 G1输入有0