tms320c54x与tlc320ad50的通信系统的设计.doc

各专业全套优秀毕业设计图纸 目录 摘 要 0 第1章 设计的目的 2 1.1 设计题目 2 1.2设计目的 2 第2章 设计的内容及要求 2 第3章 总体设计方案 3 系统框图 3 4.1 TMS320C54x系列DSP简介 4 4.2 TLC320AD50的内部结构 6 第5章 软件系统设计 10 5.1 软件编制过程 10 5.2 程序流程图 11 5.3 系统程序 12 第6章 心得体会 12 第7章 参考文献 13 摘 要在现代通信系统中，如何高速和可靠的传输信息是一个很重要的内容。目前，数据传输的理论和实践已经取得很大的进展，但这些进展并不适应于更广泛的信道以获取更高的传输性能。而且随着通信的发展，特别是无线通信业务的增长，可利用的频带日趋紧张。除了开发新的频谱资源外，采用新的高效抗干扰调制技术，提高频带的利用率一直是人们关心的话题，技术的出现则为这些问题的解决开辟了一条新的路径。 TI公司的320c54x系列DSP的体系架构，包括CPU(中央处理单元)、总线结构、指令系统、寻址模式及片上外设等方面，并将它与通用处理器进行了比较。在此基础上，开发了一个实用的语音信号采集与处理电路板，对电路板的存储器模块、RS232模块、A/D、D/A模块作了重点分析与接口电路设计。另外，总结了在320c54x DSP上进行软件开发的流程，重点说明了CMD文件和中断向量表文件的编写方法，实现了C5402与TLC320AD50通信的软件编程。　　设计，数模/模数转换器硬件连接，讨论了如何利用多通道缓冲串口McBSP与NMA结合的方式实现语音信号的采集和处理，阐述了语音压缩的原理和软件设计方法。以语音处理中基本的A/D、D/A转换为例,采用TMS320C54x数字信号处理器的外围扩展芯片TLC320AD50作为语音采样信号的输入和处理后的语音信号的输出通道,给出了DSP与TLC320AD50的接口设计.详细介绍了TMS320C54x的多缓冲串口(McBSP)软硬件设计并提出如何用McBSP在语音通信中降低传输带宽,并提出了具体的设计思想和实现方法.通过使TLC320AD50工作在主方式,DSP工作在从方式,可以实现高速实时的A/D、D/A转换和实现处理后的语音信号低带宽传输 图3-1 系统框图 第4章 硬件系统设计 4.1 TMS320C54x系列DSP 图4-1TMS320C54x芯片引脚 号产品均将被这三种新系列产品替代。C54x 包的总线结构括8 条16 比特宽度的总线，其中：一条程序总线（PB），三条数据总线（CB、DB、EB） ，四条地址总线（PAB CAB DAB EAB）。 C54X的CPU 结构包括： (1) l40比特的ALU ，其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。 (2) l2个40比特的累加器，分为三个部分，保护位（39－32 比特）、高位字（31－16比特）、低位字（15－0 比特）。 (3)l桶型移位器，可产生0到31比特的左移或0到16比特的右移。 (4)l7x17比特的乘法器 (5)l40比特的加法器 (6)l比较选择和存储单元CSSU (7)l数据地址产生器DAGEN (8)l程序地址产生器PAGEN C54x的外设包括 (1)l通用I/O 引脚，XF 和BIO (2)l定时器 (3)l PLL 时钟产生器 (4)l HPI 口8 比特或16 比特 (5)l同步串口 (6)l带缓存串口BSP (7)l多路带缓存串口McBSP (8)l时分复用串口TDM (9)l可编程等待状态产生器 (10)l可编程bank switching 模块 (11)l 外部总线接口 (12)l IEEE1149.1 标准JTAG 口 依赖其并行的工艺特性和片上RAM 双向访问的性能，在一个机器周期内，C54x 可以执行4 条行并行存储器操作：取指令，两操作数读，一操作数写。 使用片内存储器有三个优点:高速执行（不需要等待）,低开销,低功耗。 C54x程序存储区有片内ROM 、DARAM、 SARAM ，这些区域可以通过软件配置到程序空间。当地址落在这些区域内，自动对这些区域进行访问，当地址落在这些区域以外，自动产生对外部存储器的访问。 片内ROM（ 4K 16K 24K 28K 或48K 字）可能包括的内容有： (1)l引导程序，可以从串口、外部存储器、I/O 口或HPI 口引导 (2)l256