第三讲模拟IC及其模块设计.pptVIP

第三讲模拟IC及其模块设计 浙大微电子 韩 雁 2010.3 内容 模拟IC设计需要具备的条件 模拟IC设计受非理想因素的影响 带隙基准源的设计 运算放大器的设计 电压比较器的设计 过温保护电路的设计 欠压保护电路的设计 1、模拟IC设计需要具备的条件 电路设计软件及模型 电路图绘制 电路仿真（验证） SPICE MODEL（工艺） 版图设计软件及验证文件 版图绘制 设计规则检查（DRC） 版图-电路图一致性检查（LVS） 后仿真 寄生参数提取（Extract） DRC验证文件(Design Rule Check) ivIf(switch(drc?) then ；条件转移语句，选择是否运行drc ivIf(switch(checkTechFile) then checkAllLayers() ) ；N阱规则检查 ivIf(switch(nwell)||switch(all) then ；条件转移语句，选择是否检查N阱 drc(nwell width 4.8 1.a:Minimum nwell width =4.8) ；检查N阱宽度是否小于4.8um drc(nwell sep 1.8 1.b:Minimum nwell to nwell spacing =1.8) ；检查N阱之间的最小间距是否小于1.8um drc(nwell ndiff enc 0.6 1.c:nwell enclosure ndiff =0.6 ) ；检查N阱过覆盖N扩散区是否大于0.6um drc(nwell pdiff enc 1.8 1.d:nwell enclosure pdiff =1.8) ；检查N阱过覆盖N扩散区是否大于1.8um saveDerived(geomAndNot(pgate nwell) 1.e:p mos device must in nwell) ) ；检查pmos是否在N阱内 LVS验证文件(Layout Versus Sch.) lvsRules( procedure( compareMOS (layPlist,schPlist) ；比较MOS管的属性 prog( ( ) if(layPlist-w!=nil schPlist-w!=nil then if( layPlist-w !=schPlist-w then sprintf (errorW,Gate width mismatch: %gu layout to %gu schematic, float( layPlist-w ), float( schPlist-w ) ) return( errorW ) ) ) if(layPlist-l !=nil schPlist-l !=nil then if( layPlist-l != schPlist- then sprintf( errorL, Gate length mismatch: %gu layout to %gu schematic, float( layPlist-l ),float(schPlist-l) ) return( errorL ) ) ) return( nil ) ) ) Extract（寄生）器件、参数提取文件 drcExtractRules( ivIf( switch( extract? ) then ；定义识别层 ngate=geomAnd(ndiff poly) pgate=geomAnd(pdiff poly) ；提取器件 extractDevice( pgate poly(G) psd(S D) pmos ivpcell ) extractDevice( ngate poly(G) nsd(S D) nmos ivpcell) 2、模拟IC设计受非理想因素的影响（1） PVT(制造工艺、工作电压、环境温度) P (制造工艺) tt ff ss sf fs 五个工艺角 V (工作电压) 偏差士10% T (环境温度) 民品（0 °- 75°C） 工业用品（-25 °- 85°C） 军品（-55 °- 125°C） 模拟IC设计受非理想因素的影响（2） 寄生电感电容电阻的影响 互感 连线电阻 结电容、连线电容（线间、对地） 3、带隙基准源的设计 推导公式如下： 带隙基准源温度特性 带隙基准源输出与电源电压关系 带隙基准源电源抑制比 4、运算放大器的设计(差模输入输出) 带有共模反馈的运算