第九讲VHDL结构及语言要素.pptVIP

第九讲 VHDL结构及语言要素(1) 文字规则 数据对象 数据类型 操作符 5. 注释 用以提高程序可读性 以‘- -’开头，直至本行结尾 注释在程序段中以特征颜色标记显示，不参与程序编译 如： --定义了器件的端口名称及类型 TYPE byt IS STD_LOGIC(15 downto 0); SUBTYPE dig3 IS ARRAY(7 downto 0 ) of STD_LOGIC; 重载操作符定义： 对已存在的操作符重新定义，使其能进行不同类型操作数之间的运算，称为重载操作符。定义重载操作符的函数称为重载函数。 重载操作符由原操作符加双引号表示。如“+” 重载操作符的定义见 IEEE 库的程序包： std_logic_arith、 std_logic_unsigned、 std_logic_signed 重载操作符的使用： 3、其它预定义标准数据类型 Synopsys公司程序包 STD_LOGIC_ARITH中： 1）无符号型（UNSIGNED） 定义如下： type unsigned is array(natural range) of std_logic; UNSIGNED（“1000”）= 8 最左位是最高位： variable var:unsigned(0 to 10); var(0)是最高位 signal sig:unsigned(5 downto 0); sig(5)是最高位 Use ieee.std_logic_arith.all; 2）有符号型（SIGNED） 定义如下： type signed is array (natural range) of std_logic; 最高位为符号位，综合器认作补码。 SIGNED（“0101”）= 5， SIGNED（“1011”）= -5 variable var: signed(0 to 10); var(0)是符号位 3）小整型（SMALL_INT）：0 TO 1 4、 用户自定义类型 用户自定义类型是VHDL语言的一大特色。 可由用户定义的数据类型有： (1)枚举类型; (2)整数和实数类型; (3)数组类型; (4)记录类型; (5)子类型. 用类型定义语句TYPE和子类型定义语句 SUBTYPE实现用户自定义数据类型。 TYPE语句格式： type 数据类型名 is 数据类型定义 [of 基本数据类型]； 例： type byte is array(7 downto 0) of bit； variable addend : byte； type week is (sun, mon, tue, wed, thu, fri, sat); SUBTYPE语句格式： subtype 子类型名 is 基本数据类型 range 约束范围； 例： subtype digits is integer range 0 to 9; 由subtype 语句定义的数据类型称为子类型。 ERROR! TYPE定义的数据类型应该是全新的，即VHDL预定义库中未被定义过的数据类型，这里的STD_LOGIC已经被定义成标准位了。 ERROR!子类型的定义只在基本数据类型上做一些约束，并没有定义新的数据类型，这是与TYPE最大的不同。 1）枚举类型(page74) 枚举该类型的所有可能的值。格式： type 类型名称 is (枚举文字{，枚举文字}）； 枚举类型的编码 ( page74 para3 ) 综合器自动实现枚举类型元素的编码，一般将第一个枚举量（最左边）编码为0，以后的依次加1。编码用位矢量表示 ，位矢量的长度将取所需表达的所有枚举元素的最小值。 如： type color is (blue, green, yellow, red)； 编码为： b