实验二_基于Quartus_II的原理图输入数字电路设计.ppt

实验二、基于Quartus II的原理图输入数字电路设计 第一部分：实验要求 通过本次实验，引导学生以EDA设计的手段来设计数字逻辑电路； 认识可编程逻辑器件(PLD)； 掌握QuartusII集成开发环境软件。 一、实验目的 1. 学习EDA集成工具软件Quartus II的使用； 2. 学会基于PLD的EDA设计流程； 3. 学会使用原理图设计小型数字电路； 4. 掌握对设计进行综合、仿真和设计下载的方法。 四、实验任务 参照下图，在QuartusII原理图输入环境下，画出3-8线译码器构成的流水灯电路； 五、实验步骤 1. 建立一个项目； 2. 选定目标器件（EPM240T100C5），配置管脚，对设计进行综合； 3. 绘制设计电路原理图； 4. 编辑测试激励波形文件，执行时序仿真，记录仿真结果； 5. 对设计进行引脚锁定，下载设计文件到芯片中； 6. 断电后连接验证电路，然后上电观察硬件运行结果，如不正确，需要重新修改设计； 7. 记录实验结果及实验过程中出现的问题及解决办法。 六、实验报告要求 1. 记录设计原理图。 2. 记录综合结果（逻辑单元Le的消耗情况等）。 3. 记录仿真结果（画出仿真波形）。 4. 分析结果（实验现象结论）。 5. 简答思考题。 第二部分：QuartusII软件使用 请同学们参照后面的步骤，提前做好预习，熟悉QuartusII软件的操作环境； QuartusII软件可到实验中心网站上下载，要注意它的破解步骤 一、准备 1、使用QuartusII软件之前，请确保软件已正常破解 若启动QuartusII时看到如下界面，则说明软件尚未正常破解，需要破解后才能正常使用： 2、Quartus II 6.0主界面操作环境 3、常用工具栏 工程创建时的准备工作 QuartusII通过“工程（Project）”来管理设计文件，必须为此工程创建一个放置与此工程相关的所有设计文件的文件夹； 此文件夹名不宜用中文，也最好不要用数字，应放到磁盘上容易找到的地方，不要放在软件的安装目录中； 建立完工程文件夹后再进行后续操作…… 1、项目创建向导 2、为创建的工程添加设计文件 3、器件选择 4、EDA 工具设置 5、完成! 关于创建工程的补充说明 （1）指定工程所在的工作库文件夹、工程名及设计实体名； （2）将设计文件加入工程中； （3）选择仿真器和综合器类型（默认“None”为选择QuartusII自带的）； （4）选择目标芯片（开发板上的芯片类型）； （5）工具设置（若都不选择，则使用QuartusII自带的所有设计工具）； （6）结束设置。 工程建立后，若需要新增设计文件，可以通过Project /Add_Remove……在工程中添加新建立的设计文件，也可以删除不需要的设计文件。编译时将按此选项卡中列出的文件处理。 2、建立原理图设计文件 3、调用参数化元件 在绘图区双击鼠标左键，即弹出添加符号元件的窗口 分别调用了输入端口“input”和逻辑器件“74138” 4、绘图控制操作 5、设计74138，并进行功能验证测试 从符号库中调出74138及需要的输入、输出端口，排放整齐 完成画线连接操作（鼠标放到端点处，会自动捕捉，按下左键拖动到目标处，释放后即完成一次画线操作） 为端口命名 鼠标左键双击端口名，如图示74138电路Y7N端所示，直接输入用户自定义的名字即可。 74138逻辑测试电路原理图设计完毕！ 关于全程编译 QuartusII的编译器由一系列处理模块构成； 这些模块负责对设计项目的检错、逻辑综合、结构综合、输出结果的编辑配置，以及时序分析； 在这一过程中，将设计项目适配到FPGA/CPLD目标器件中，同时产生多用途的输出文件，如功能和时序信息文件，器件编程的目标文件； 编译器首先检查出工程设计文件中可能的错误信息，以供设计者排除，然后产生一个结构化的网表文件表达的电路原理图文件； 启动全程编译： 选择Processing/Start Compilation,自动完成分析、排错、综合、适配、汇编及时序分析的全过程。 编译过程中，错误信息通过下方的信息栏指示（红色字体）。双击此信息，可以定位到错误所在处，改正后在此进行编译直至排除所有错误； 编译成功后，会弹出编译报告，显示相关编译信息。 工程编译完成后，设计结果是否满足设计要求，可以通过时序仿真来分析； 时序仿真主要包含如下的设置步骤： 打开波形编辑器； 设置仿真时间区域； 波形文件存盘； 将端口节点信号选入波形编辑器中； 编辑输入波形（输入激励信号）； 总线数据格式设置 启动仿真器 观察仿真结果（波形编辑文件及产生的波形报告文件分开显示） 若无法观察完整波形，可以使用热键Ctrl+W,即可看到完整的仿真波形。也可使用鼠标左右键，方